arch/arm/cpu/armv8/fsl-layerscape/Kconfig

   1 config ARCH_LS1012A
   2         bool
   3         select FSL_LSCH2
   4         select SYS_FSL_MMDC
   5         select SYS_FSL_ERRATUM_A010315
   6
   7 config ARCH_LS1043A
   8         bool
   9         select FSL_LSCH2
  10         select SYS_FSL_ERRATUM_A010315
  11         select SYS_FSL_ERRATUM_A010539
  12
  13 config ARCH_LS1046A
  14         bool
  15         select FSL_LSCH2
  16         select SYS_FSL_ERRATUM_A010539
  17         select SYS_FSL_SRDS_2
  18
  19 config ARCH_LS2080A
  20         bool
  21         select FSL_LSCH3
  22         select SYS_FSL_HAS_DP_DDR
  23         select SYS_FSL_SRDS_2
  24
  25 config FSL_LSCH2
  26         bool
  27         select SYS_FSL_SRDS_1
  28         select SYS_HAS_SERDES
  29
  30 config FSL_LSCH3
  31         bool
  32         select SYS_FSL_SRDS_1
  33         select SYS_HAS_SERDES
  34
  35 menu "Layerscape architecture"
  36         depends on FSL_LSCH2 || FSL_LSCH3
  37
  38 config SYS_FSL_MMDC
  39         bool
  40
  41 config SYS_FSL_ERRATUM_A010315
  42         bool "Workaround for PCIe erratum A010315"
  43
  44 config SYS_FSL_ERRATUM_A010539
  45         bool "Workaround for PIN MUX erratum A010539"
  46
  47 config MAX_CPUS
  48         int "Maximum number of CPUs permitted for Layerscape"
  49         default 4 if ARCH_LS1043A
  50         default 4 if ARCH_LS1046A
  51         default 16 if ARCH_LS2080A
  52         default 1
  53         help
  54           Set this number to the maximum number of possible CPUs in the SoC.
  55           SoCs may have multiple clusters with each cluster may have multiple
  56           ports. If some ports are reserved but higher ports are used for
  57           cores, count the reserved ports. This will allocate enough memory
  58           in spin table to properly handle all cores.
  59
  60 config NUM_DDR_CONTROLLERS
  61         int "Maximum DDR controllers"
  62         default 3 if ARCH_LS2080A
  63         default 1
  64
  65 config SYS_FSL_IFC_BANK_COUNT
  66         int "Maximum banks of Integrated flash controller"
  67         depends on ARCH_LS1043A || ARCH_LS1046A || ARCH_LS2080A
  68         default 4 if ARCH_LS1043A
  69         default 4 if ARCH_LS1046A
  70         default 8 if ARCH_LS2080A
  71
  72 config SYS_FSL_HAS_DP_DDR
  73         bool
  74
  75 config SYS_FSL_SRDS_1
  76         bool
  77
  78 config SYS_FSL_SRDS_2
  79         bool
  80
  81 config SYS_HAS_SERDES
  82         bool
  83
  84 endmenu