arch/arm/cpu/armv8/fsl-layerscape/Kconfig

   1 config ARCH_LS1012A
   2         bool
   3         select FSL_LSCH2
   4         select SYS_FSL_DDR_BE
   5         select SYS_FSL_MMDC
   6         select SYS_FSL_ERRATUM_A010315
   7
   8 config ARCH_LS1043A
   9         bool
  10         select FSL_LSCH2
  11         select SYS_FSL_DDR_BE
  12         select SYS_FSL_DDR_VER_50
  13         select SYS_FSL_ERRATUM_A010315
  14         select SYS_FSL_ERRATUM_A010539
  15
  16 config ARCH_LS1046A
  17         bool
  18         select FSL_LSCH2
  19         select SYS_FSL_DDR_BE
  20         select SYS_FSL_DDR4
  21         select SYS_FSL_DDR_VER_50
  22         select SYS_FSL_ERRATUM_A010539
  23         select SYS_FSL_SRDS_2
  24
  25 config ARCH_LS2080A
  26         bool
  27         select FSL_LSCH3
  28         select SYS_FSL_DDR4
  29         select SYS_FSL_DDR_LE
  30         select SYS_FSL_DDR_VER_50
  31         select SYS_FSL_HAS_DP_DDR
  32         select SYS_FSL_HAS_SEC
  33         select SYS_FSL_SEC_COMPAT_5
  34         select SYS_FSL_SEC_LE
  35         select SYS_FSL_SRDS_2
  36
  37 config FSL_LSCH2
  38         bool
  39         select SYS_FSL_HAS_SEC
  40         select SYS_FSL_SEC_COMPAT_5
  41         select SYS_FSL_SEC_BE
  42         select SYS_FSL_SRDS_1
  43         select SYS_HAS_SERDES
  44
  45 config FSL_LSCH3
  46         bool
  47         select SYS_FSL_SRDS_1
  48         select SYS_HAS_SERDES
  49
  50 menu "Layerscape architecture"
  51         depends on FSL_LSCH2 || FSL_LSCH3
  52
  53 menu "Layerscape PPA"
  54 config FSL_LS_PPA
  55         bool "FSL Layerscape PPA firmware support"
  56         depends on !ARMV8_PSCI
  57         depends on ARCH_LS1043A || ARCH_LS1046A
  58         select FSL_PPA_ARMV8_PSCI
  59         help
  60           The FSL Primary Protected Application (PPA) is a software component
  61           which is loaded during boot stage, and then remains resident in RAM
  62           and runs in the TrustZone after boot.
  63           Say y to enable it.
  64
  65 config FSL_PPA_ARMV8_PSCI
  66         bool "PSCI implementation in PPA firmware"
  67         depends on FSL_LS_PPA
  68         help
  69           This config enables the ARMv8 PSCI implementation in PPA firmware.
  70           This is a private PSCI implementation and different from those
  71           implemented under the common ARMv8 PSCI framework.
  72 endmenu
  73
  74 config SYS_FSL_MMDC
  75         bool
  76
  77 config SYS_FSL_ERRATUM_A010315
  78         bool "Workaround for PCIe erratum A010315"
  79
  80 config SYS_FSL_ERRATUM_A010539
  81         bool "Workaround for PIN MUX erratum A010539"
  82
  83 config MAX_CPUS
  84         int "Maximum number of CPUs permitted for Layerscape"
  85         default 4 if ARCH_LS1043A
  86         default 4 if ARCH_LS1046A
  87         default 16 if ARCH_LS2080A
  88         default 1
  89         help
  90           Set this number to the maximum number of possible CPUs in the SoC.
  91           SoCs may have multiple clusters with each cluster may have multiple
  92           ports. If some ports are reserved but higher ports are used for
  93           cores, count the reserved ports. This will allocate enough memory
  94           in spin table to properly handle all cores.
  95
  96 config NUM_DDR_CONTROLLERS
  97         int "Maximum DDR controllers"
  98         default 3 if ARCH_LS2080A
  99         default 1
 100
 101 config SECURE_BOOT
 102         bool
 103         help
 104                 Enable Freescale Secure Boot feature
 105
 106 config QSPI_AHB_INIT
 107         bool "Init the QSPI AHB bus"
 108         help
 109           The default setting for QSPI AHB bus just support 3bytes addressing.
 110           But some QSPI flash size up to 64MBytes, so initialize the QSPI AHB
 111           bus for those flashes to support the full QSPI flash size.
 112
 113 config SYS_FSL_IFC_BANK_COUNT
 114         int "Maximum banks of Integrated flash controller"
 115         depends on ARCH_LS1043A || ARCH_LS1046A || ARCH_LS2080A
 116         default 4 if ARCH_LS1043A
 117         default 4 if ARCH_LS1046A
 118         default 8 if ARCH_LS2080A
 119
 120 config SYS_FSL_HAS_DP_DDR
 121         bool
 122
 123 config SYS_FSL_SRDS_1
 124         bool
 125
 126 config SYS_FSL_SRDS_2
 127         bool
 128
 129 config SYS_HAS_SERDES
 130         bool
 131
 132 config SYS_FSL_DDR
 133         bool "Freescale DDR driver"
 134         help
 135           Select Freescale General DDR driver, shared between most Freescale
 136           PowerPC- based SoCs (such as mpc83xx, mpc85xx, mpc86xx) and ARM-
 137           based Layerscape SoCs (such as ls2080a).
 138
 139 config SYS_FSL_DDR_BE
 140         bool
 141         help
 142           Access DDR registers in big-endian.
 143
 144 config SYS_FSL_DDR_LE
 145         bool
 146         help
 147           Access DDR registers in little-endian.
 148
 149 config SYS_FSL_DDR_VER
 150         int
 151         default 50 if SYS_FSL_DDR_VER_50
 152
 153 config SYS_FSL_DDR_VER_50
 154         bool
 155
 156 config SYS_FSL_DDRC_ARM_GEN3
 157         bool
 158
 159 config SYS_FSL_DDRC_GEN4
 160         bool
 161
 162 config SYS_FSL_DDR3
 163         bool "Freescale DDR3 controller"
 164         depends on !SYS_FSL_DDR4
 165         select SYS_FSL_DDR
 166         select SYS_FSL_DDRC_ARM_GEN3
 167         help
 168           Enable Freescale DDR3 controller on ARM-based SoCs.
 169
 170 config SYS_FSL_DDR4
 171         bool "Freescale DDR4 controller"
 172         select SYS_FSL_DDR
 173         select SYS_FSL_DDRC_GEN4
 174         help
 175           Enable Freescale DDR4 controller.
 176
 177 endmenu