arch/arm/cpu/armv8/fsl-layerscape/Kconfig

   1 config ARCH_LS1012A
   2         bool
   3         select ARMV8_SET_SMPEN
   4         select ARM_ERRATA_855873 if !TFABOOT
   5         select FSL_LAYERSCAPE
   6         select FSL_LSCH2
   7         select GICV2
   8         select SKIP_LOWLEVEL_INIT
   9         select SYS_FSL_SRDS_1
  10         select SYS_HAS_SERDES
  11         select SYS_FSL_DDR_BE
  12         select SYS_FSL_MMDC
  13         select SYS_FSL_ERRATUM_A010315 if PCIE_LAYERSCAPE
  14         select SYS_FSL_ERRATUM_A009798
  15         select SYS_FSL_ERRATUM_A008997
  16         select SYS_FSL_ERRATUM_A009007
  17         select SYS_FSL_ERRATUM_A009008
  18         select ARCH_EARLY_INIT_R
  19         select BOARD_EARLY_INIT_F
  20         select SYS_I2C_MXC
  21         select SYS_I2C_MXC_I2C1 if !DM_I2C
  22         select SYS_I2C_MXC_I2C2 if !DM_I2C
  23         imply PANIC_HANG
  24         imply TIMESTAMP
  25
  26 config ARCH_LS1028A
  27         bool
  28         select ARMV8_SET_SMPEN
  29         select ESBC_HDR_LS if CHAIN_OF_TRUST
  30         select FSL_LAYERSCAPE
  31         select FSL_LSCH3
  32         select GICV3
  33         select NXP_LSCH3_2
  34         select SYS_FSL_HAS_CCI400
  35         select SYS_FSL_SRDS_1
  36         select SYS_HAS_SERDES
  37         select SYS_FSL_DDR
  38         select SYS_FSL_DDR_LE
  39         select SYS_FSL_DDR_VER_50
  40         select SYS_FSL_HAS_DDR3
  41         select SYS_FSL_HAS_DDR4
  42         select SYS_FSL_HAS_SEC
  43         select SYS_FSL_SEC_COMPAT_5
  44         select SYS_FSL_SEC_LE
  45         select FSL_TZASC_1
  46         select FSL_TZPC_BP147
  47         select ARCH_EARLY_INIT_R
  48         select BOARD_EARLY_INIT_F
  49         select SYS_I2C_MXC
  50         select SYS_FSL_ERRATUM_A008997
  51         select SYS_FSL_ERRATUM_A009007
  52         select SYS_FSL_ERRATUM_A008514 if !TFABOOT
  53         select SYS_FSL_ERRATUM_A009663 if !TFABOOT
  54         select SYS_FSL_ERRATUM_A009942 if !TFABOOT
  55         select SYS_FSL_ERRATUM_A050382
  56         select SYS_FSL_ERRATUM_A011334
  57         select SYS_FSL_ESDHC_UNRELIABLE_PULSE_DETECTION_WORKAROUND
  58         select RESV_RAM if GIC_V3_ITS
  59         select SYS_HAS_ARMV8_SECURE_BASE
  60         imply PANIC_HANG
  61
  62 config ARCH_LS1043A
  63         bool
  64         select ARMV8_SET_SMPEN
  65         select ARM_ERRATA_855873 if !TFABOOT
  66         select FSL_IFC if TFABOOT || (!QSPI_BOOT && !SD_BOOT_QSPI)
  67         select FSL_LAYERSCAPE
  68         select FSL_LSCH2
  69         select GICV2
  70         select HAS_FSL_XHCI_USB if USB_HOST
  71         select SKIP_LOWLEVEL_INIT
  72         select SYS_FSL_SRDS_1
  73         select SYS_HAS_SERDES
  74         select SYS_FSL_DDR
  75         select SYS_FSL_DDR_BE
  76         select SYS_FSL_DDR_VER_50
  77         select SYS_FSL_ERRATUM_A008850 if !TFABOOT
  78         select SYS_FSL_ERRATUM_A008997
  79         select SYS_FSL_ERRATUM_A009008
  80         select SYS_FSL_ERRATUM_A009660 if !TFABOOT
  81         select SYS_FSL_ERRATUM_A009663 if !TFABOOT
  82         select SYS_FSL_ERRATUM_A009798
  83         select SYS_FSL_ERRATUM_A009942 if !TFABOOT
  84         select SYS_FSL_ERRATUM_A010315 if PCIE_LAYERSCAPE
  85         select SYS_FSL_ERRATUM_A010539
  86         select SYS_FSL_HAS_DDR3
  87         select SYS_FSL_HAS_DDR4
  88         select ARCH_EARLY_INIT_R
  89         select BOARD_EARLY_INIT_F
  90         select SYS_I2C_MXC
  91         select SYS_I2C_MXC_I2C1 if !DM_I2C
  92         select SYS_I2C_MXC_I2C2 if !DM_I2C
  93         select SYS_I2C_MXC_I2C3 if !DM_I2C
  94         select SYS_I2C_MXC_I2C4 if !DM_I2C
  95         select SYS_HAS_ARMV8_SECURE_BASE
  96         imply CMD_PCI
  97         imply ID_EEPROM
  98
  99 config ARCH_LS1046A
 100         bool
 101         select ARMV8_SET_SMPEN
 102         select FSL_IFC if TFABOOT || (!QSPI_BOOT && !SD_BOOT_QSPI)
 103         select FSL_LAYERSCAPE
 104         select FSL_LSCH2
 105         select GICV2
 106         select HAS_FSL_XHCI_USB if USB_HOST
 107         select SKIP_LOWLEVEL_INIT
 108         select SYS_FSL_SRDS_1
 109         select SYS_HAS_SERDES
 110         select SYS_FSL_DDR
 111         select SYS_FSL_DDR_BE
 112         select SYS_FSL_DDR_VER_50
 113         select SYS_FSL_ERRATUM_A008336 if !TFABOOT
 114         select SYS_FSL_ERRATUM_A008511 if !TFABOOT
 115         select SYS_FSL_ERRATUM_A008850 if !TFABOOT
 116         select SYS_FSL_ERRATUM_A008997
 117         select SYS_FSL_ERRATUM_A009008
 118         select SYS_FSL_ERRATUM_A009798
 119         select SYS_FSL_ERRATUM_A009801
 120         select SYS_FSL_ERRATUM_A009803 if !TFABOOT
 121         select SYS_FSL_ERRATUM_A009942 if !TFABOOT
 122         select SYS_FSL_ERRATUM_A010165 if !TFABOOT
 123         select SYS_FSL_ERRATUM_A010539
 124         select SYS_FSL_HAS_DDR4
 125         select SYS_FSL_SRDS_2
 126         select ARCH_EARLY_INIT_R
 127         select BOARD_EARLY_INIT_F
 128         select SYS_I2C_MXC
 129         select SYS_I2C_MXC_I2C1 if !DM_I2C
 130         select SYS_I2C_MXC_I2C2 if !DM_I2C
 131         select SYS_I2C_MXC_I2C3 if !DM_I2C
 132         select SYS_I2C_MXC_I2C4 if !DM_I2C
 133         imply ID_EEPROM
 134         imply SCSI
 135         imply SCSI_AHCI
 136         imply SPL_SYS_I2C_LEGACY
 137
 138 config ARCH_LS1088A
 139         bool
 140         select ARMV8_SET_SMPEN
 141         select ARM_ERRATA_855873 if !TFABOOT
 142         select ESBC_HDR_LS if CHAIN_OF_TRUST
 143         select FSL_IFC
 144         select FSL_LAYERSCAPE
 145         select FSL_LSCH3
 146         select GICV3
 147         select SKIP_LOWLEVEL_INIT
 148         select SYS_FSL_SRDS_1
 149         select SYS_HAS_SERDES
 150         select SYS_FSL_DDR
 151         select SYS_FSL_DDR_LE
 152         select SYS_FSL_DDR_VER_50
 153         select SYS_FSL_EC1
 154         select SYS_FSL_EC2
 155         select SYS_FSL_ERRATUM_A009803 if !TFABOOT
 156         select SYS_FSL_ERRATUM_A009942 if !TFABOOT
 157         select SYS_FSL_ERRATUM_A010165 if !TFABOOT
 158         select SYS_FSL_ERRATUM_A008511 if !TFABOOT
 159         select SYS_FSL_ERRATUM_A008850 if !TFABOOT
 160         select SYS_FSL_ERRATUM_A009007
 161         select SYS_FSL_HAS_CCI400
 162         select SYS_FSL_HAS_DDR4
 163         select SYS_FSL_HAS_RGMII
 164         select SYS_FSL_HAS_SEC
 165         select SYS_FSL_SEC_COMPAT_5
 166         select SYS_FSL_SEC_LE
 167         select SYS_FSL_SRDS_1
 168         select SYS_FSL_SRDS_2
 169         select FSL_TZASC_1
 170         select FSL_TZASC_400
 171         select FSL_TZPC_BP147
 172         select ARCH_EARLY_INIT_R
 173         select BOARD_EARLY_INIT_F
 174         select SYS_I2C_MXC
 175         select SYS_I2C_MXC_I2C1 if !TFABOOT
 176         select SYS_I2C_MXC_I2C2 if !TFABOOT
 177         select SYS_I2C_MXC_I2C3 if !TFABOOT
 178         select SYS_I2C_MXC_I2C4 if !TFABOOT
 179         select RESV_RAM if GIC_V3_ITS
 180         imply ID_EEPROM
 181         imply SCSI
 182         imply SPL_SYS_I2C_LEGACY
 183         imply PANIC_HANG
 184
 185 config ARCH_LS2080A
 186         bool
 187         select ARMV8_SET_SMPEN
 188         select ARM_ERRATA_826974
 189         select ARM_ERRATA_828024
 190         select ARM_ERRATA_829520
 191         select ARM_ERRATA_833471
 192         select ESBC_HDR_LS if CHAIN_OF_TRUST
 193         select FSL_IFC
 194         select FSL_LAYERSCAPE
 195         select FSL_LSCH3
 196         select GICV3
 197         select SKIP_LOWLEVEL_INIT
 198         select SYS_FSL_SRDS_1
 199         select SYS_HAS_SERDES
 200         select SYS_FSL_DDR
 201         select SYS_FSL_DDR_LE
 202         select SYS_FSL_DDR_VER_50
 203         select SYS_FSL_HAS_CCN504
 204         select SYS_FSL_HAS_DP_DDR
 205         select SYS_FSL_HAS_SEC
 206         select SYS_FSL_HAS_DDR4
 207         select SYS_FSL_SEC_COMPAT_5
 208         select SYS_FSL_SEC_LE
 209         select SYS_FSL_SRDS_2
 210         select FSL_TZASC_1
 211         select FSL_TZASC_2
 212         select FSL_TZASC_400
 213         select FSL_TZPC_BP147
 214         select SYS_FSL_ERRATUM_A008336 if !TFABOOT
 215         select SYS_FSL_ERRATUM_A008511 if !TFABOOT
 216         select SYS_FSL_ERRATUM_A008514 if !TFABOOT
 217         select SYS_FSL_ERRATUM_A008585
 218         select SYS_FSL_ERRATUM_A008997
 219         select SYS_FSL_ERRATUM_A009007
 220         select SYS_FSL_ERRATUM_A009008
 221         select SYS_FSL_ERRATUM_A009635
 222         select SYS_FSL_ERRATUM_A009663 if !TFABOOT
 223         select SYS_FSL_ERRATUM_A009798
 224         select SYS_FSL_ERRATUM_A009801
 225         select SYS_FSL_ERRATUM_A009803 if !TFABOOT
 226         select SYS_FSL_ERRATUM_A009942 if !TFABOOT
 227         select SYS_FSL_ERRATUM_A010165 if !TFABOOT
 228         select SYS_FSL_ERRATUM_A009203
 229         select ARCH_EARLY_INIT_R
 230         select BOARD_EARLY_INIT_F
 231         select SYS_I2C_MXC
 232         select SYS_I2C_MXC_I2C1 if !TFABOOT
 233         select SYS_I2C_MXC_I2C2 if !TFABOOT
 234         select SYS_I2C_MXC_I2C3 if !TFABOOT
 235         select SYS_I2C_MXC_I2C4 if !TFABOOT
 236         select RESV_RAM if GIC_V3_ITS
 237         imply DISTRO_DEFAULTS
 238         imply ID_EEPROM
 239         imply PANIC_HANG
 240         imply SPL_SYS_I2C_LEGACY
 241
 242 config ARCH_LX2162A
 243         bool
 244         select ARMV8_SET_SMPEN
 245         select ESBC_HDR_LS if CHAIN_OF_TRUST
 246         select FSL_DDR_BIST
 247         select FSL_DDR_INTERACTIVE
 248         select FSL_LAYERSCAPE
 249         select FSL_LSCH3
 250         select FSL_TZPC_BP147
 251         select GICV3
 252         select NXP_LSCH3_2
 253         select SYS_HAS_SERDES
 254         select SYS_FSL_SRDS_1
 255         select SYS_FSL_SRDS_2
 256         select SYS_FSL_DDR
 257         select SYS_FSL_DDR_LE
 258         select SYS_FSL_DDR_VER_50
 259         select SYS_FSL_EC1
 260         select SYS_FSL_EC2
 261         select SYS_FSL_ERRATUM_A050204
 262         select SYS_FSL_ERRATUM_A011334
 263         select SYS_FSL_ESDHC_UNRELIABLE_PULSE_DETECTION_WORKAROUND
 264         select SYS_FSL_HAS_RGMII
 265         select SYS_FSL_HAS_SEC
 266         select SYS_FSL_HAS_CCN508
 267         select SYS_FSL_HAS_DDR4
 268         select SYS_FSL_SEC_COMPAT_5
 269         select SYS_FSL_SEC_LE
 270         select SYS_PCI_64BIT if PCI
 271         select ARCH_EARLY_INIT_R
 272         select BOARD_EARLY_INIT_F
 273         select SYS_I2C_MXC
 274         select RESV_RAM if GIC_V3_ITS
 275         imply DISTRO_DEFAULTS
 276         imply PANIC_HANG
 277         imply SCSI
 278         imply SCSI_AHCI
 279         imply SPL_SYS_I2C_LEGACY
 280
 281 config ARCH_LX2160A
 282         bool
 283         select ARMV8_SET_SMPEN
 284         select ESBC_HDR_LS if CHAIN_OF_TRUST
 285         select FSL_DDR_BIST
 286         select FSL_DDR_INTERACTIVE
 287         select FSL_LAYERSCAPE
 288         select FSL_LSCH3
 289         select FSL_TZPC_BP147
 290         select GICV3
 291         select HAS_FSL_XHCI_USB if USB_HOST
 292         select NXP_LSCH3_2
 293         select SYS_HAS_SERDES
 294         select SYS_FSL_SRDS_1
 295         select SYS_FSL_SRDS_2
 296         select SYS_NXP_SRDS_3
 297         select SYS_FSL_DDR
 298         select SYS_FSL_DDR_LE
 299         select SYS_FSL_DDR_VER_50
 300         select SYS_FSL_EC1
 301         select SYS_FSL_EC2
 302         select SYS_FSL_ERRATUM_A050204
 303         select SYS_FSL_ERRATUM_A011334
 304         select SYS_FSL_ESDHC_UNRELIABLE_PULSE_DETECTION_WORKAROUND
 305         select SYS_FSL_HAS_RGMII
 306         select SYS_FSL_HAS_SEC
 307         select SYS_FSL_HAS_CCN508
 308         select SYS_FSL_HAS_DDR4
 309         select SYS_FSL_SEC_COMPAT_5
 310         select SYS_FSL_SEC_LE
 311         select SYS_PCI_64BIT if PCI
 312         select ARCH_EARLY_INIT_R
 313         select BOARD_EARLY_INIT_F
 314         select SYS_I2C_MXC
 315         select RESV_RAM if GIC_V3_ITS
 316         imply DISTRO_DEFAULTS
 317         imply ID_EEPROM
 318         imply PANIC_HANG
 319         imply SCSI
 320         imply SCSI_AHCI
 321         imply SPL_SYS_I2C_LEGACY
 322
 323 config FSL_LSCH2
 324         bool
 325         select SKIP_LOWLEVEL_INIT
 326         select SYS_FSL_HAS_CCI400
 327         select SYS_FSL_HAS_SEC
 328         select SYS_FSL_SEC_COMPAT_5
 329         select SYS_FSL_SEC_BE
 330
 331 config FSL_LSCH3
 332         select ARCH_MISC_INIT
 333         bool
 334
 335 config NXP_LSCH3_2
 336         bool
 337
 338 menu "Layerscape architecture"
 339         depends on FSL_LSCH2 || FSL_LSCH3
 340
 341 config FSL_LAYERSCAPE
 342         bool
 343         select ARM_SMCCC
 344
 345 config HAS_FEATURE_GIC64K_ALIGN
 346         bool
 347         default y if ARCH_LS1043A
 348
 349 config HAS_FEATURE_ENHANCED_MSI
 350         bool
 351         default y if ARCH_LS1043A
 352
 353 menu "Layerscape PPA"
 354 config FSL_LS_PPA
 355         bool "FSL Layerscape PPA firmware support"
 356         depends on !ARMV8_PSCI
 357         select ARMV8_SEC_FIRMWARE_SUPPORT
 358         select SEC_FIRMWARE_ARMV8_PSCI
 359         select ARMV8_SEC_FIRMWARE_ERET_ADDR_REVERT if FSL_LSCH2
 360         help
 361           The FSL Primary Protected Application (PPA) is a software component
 362           which is loaded during boot stage, and then remains resident in RAM
 363           and runs in the TrustZone after boot.
 364           Say y to enable it.
 365
 366 config SPL_FSL_LS_PPA
 367         bool "FSL Layerscape PPA firmware support for SPL build"
 368         depends on !ARMV8_PSCI
 369         select SPL_ARMV8_SEC_FIRMWARE_SUPPORT
 370         select SEC_FIRMWARE_ARMV8_PSCI
 371         select ARMV8_SEC_FIRMWARE_ERET_ADDR_REVERT if FSL_LSCH2
 372         help
 373           The FSL Primary Protected Application (PPA) is a software component
 374           which is loaded during boot stage, and then remains resident in RAM
 375           and runs in the TrustZone after boot. This is to load PPA during SPL
 376           stage instead of the RAM version of U-Boot. Once PPA is initialized,
 377           the rest of U-Boot (including RAM version) runs at EL2.
 378 choice
 379         prompt "FSL Layerscape PPA firmware loading-media select"
 380         depends on FSL_LS_PPA
 381         default SYS_LS_PPA_FW_IN_MMC if SD_BOOT
 382         default SYS_LS_PPA_FW_IN_NAND if NAND_BOOT
 383         default SYS_LS_PPA_FW_IN_XIP
 384
 385 config SYS_LS_PPA_FW_IN_XIP
 386         bool "XIP"
 387         help
 388           Say Y here if the PPA firmware locate at XIP flash, such
 389           as NOR or QSPI flash.
 390
 391 config SYS_LS_PPA_FW_IN_MMC
 392         bool "eMMC or SD Card"
 393         help
 394           Say Y here if the PPA firmware locate at eMMC/SD card.
 395
 396 config SYS_LS_PPA_FW_IN_NAND
 397         bool "NAND"
 398         help
 399           Say Y here if the PPA firmware locate at NAND flash.
 400
 401 endchoice
 402
 403 config LS_PPA_ESBC_HDR_SIZE
 404         hex "Length of PPA ESBC header"
 405         depends on FSL_LS_PPA && CHAIN_OF_TRUST && !SYS_LS_PPA_FW_IN_XIP
 406         default 0x2000
 407         help
 408           Length (in bytes) of PPA ESBC header to be copied from MMC/SD or
 409           NAND to memory to validate PPA image.
 410
 411 endmenu
 412
 413 config SYS_FSL_ERRATUM_A008997
 414         bool "Workaround for USB PHY erratum A008997"
 415
 416 config SYS_FSL_ERRATUM_A009007
 417         bool
 418         help
 419           Workaround for USB PHY erratum A009007
 420
 421 config SYS_FSL_ERRATUM_A009008
 422         bool "Workaround for USB PHY erratum A009008"
 423
 424 config SYS_FSL_ERRATUM_A009798
 425         bool "Workaround for USB PHY erratum A009798"
 426
 427 config SYS_FSL_ERRATUM_A050204
 428         bool "Workaround for USB PHY erratum A050204"
 429         help
 430           USB3.0 Receiver needs to enable fixed equalization
 431           for each of PHY instances in an SOC. This is similar
 432           to erratum A-009007, but this one is for LX2160A and LX2162A,
 433           and the register value is different.
 434
 435 config SYS_FSL_ERRATUM_A010315
 436         bool "Workaround for PCIe erratum A010315"
 437
 438 config SYS_FSL_ERRATUM_A010539
 439         bool "Workaround for PIN MUX erratum A010539"
 440
 441 config MAX_CPUS
 442         int "Maximum number of CPUs permitted for Layerscape"
 443         default 2 if ARCH_LS1028A
 444         default 4 if ARCH_LS1043A
 445         default 4 if ARCH_LS1046A
 446         default 16 if ARCH_LS2080A
 447         default 8 if ARCH_LS1088A
 448         default 16 if ARCH_LX2160A
 449         default 16 if ARCH_LX2162A
 450         default 1
 451         help
 452           Set this number to the maximum number of possible CPUs in the SoC.
 453           SoCs may have multiple clusters with each cluster may have multiple
 454           ports. If some ports are reserved but higher ports are used for
 455           cores, count the reserved ports. This will allocate enough memory
 456           in spin table to properly handle all cores.
 457
 458 config EMC2305
 459         bool "Fan controller"
 460         help
 461          Enable the EMC2305 fan controller for configuration of fan
 462          speed.
 463
 464 config QSPI_AHB_INIT
 465         bool "Init the QSPI AHB bus"
 466         help
 467           The default setting for QSPI AHB bus just support 3bytes addressing.
 468           But some QSPI flash size up to 64MBytes, so initialize the QSPI AHB
 469           bus for those flashes to support the full QSPI flash size.
 470
 471 config FSPI_AHB_EN_4BYTE
 472         bool "Enable 4-byte Fast Read command for AHB mode"
 473         help
 474           The default setting for FlexSPI AHB bus just supports 3-byte addressing.
 475           But some FlexSPI flash sizes are up to 64MBytes.
 476           This flag enables fast read command for AHB mode and modifies required
 477           LUT to support full FlexSPI flash.
 478
 479 config SYS_CCI400_OFFSET
 480         hex "Offset for CCI400 base"
 481         depends on SYS_FSL_HAS_CCI400
 482         default 0x3090000 if ARCH_LS1088A || ARCH_LS1028A
 483         default 0x180000 if FSL_LSCH2
 484         help
 485           Offset for CCI400 base
 486           CCI400 base addr = CCSRBAR + CCI400_OFFSET
 487
 488 config SYS_FSL_IFC_BANK_COUNT
 489         int "Maximum banks of Integrated flash controller"
 490         depends on ARCH_LS1043A || ARCH_LS1046A || ARCH_LS2080A || ARCH_LS1088A
 491         default 4 if ARCH_LS1043A
 492         default 4 if ARCH_LS1046A
 493         default 8 if ARCH_LS2080A || ARCH_LS1088A
 494
 495 config SYS_FSL_HAS_CCI400
 496         bool
 497
 498 config SYS_FSL_HAS_CCN504
 499         bool
 500
 501 config SYS_FSL_HAS_CCN508
 502         bool
 503
 504 config SYS_FSL_HAS_DP_DDR
 505         bool
 506         help
 507           Defines the SoC has DP-DDR used for DPAA.
 508
 509 config DP_DDR_CTRL
 510         int
 511         depends on SYS_FSL_HAS_DP_DDR
 512         default 2 if ARCH_LS2080A
 513
 514 config DP_DDR_DIMM_SLOTS_PER_CTLR
 515         int
 516         depends on SYS_FSL_HAS_DP_DDR
 517         default 1 if ARCH_LS2080A
 518
 519 config DP_DDR_NUM_CTRLS
 520         int
 521         depends on SYS_FSL_HAS_DP_DDR
 522         default 1 if ARCH_LS2080A
 523
 524 config SYS_DP_DDR_BASE
 525         hex
 526         depends on SYS_FSL_HAS_DP_DDR
 527         default 0x6000000000 if ARCH_LS2080A
 528
 529 config SYS_DP_DDR_BASE_PHY
 530         int
 531         depends on SYS_FSL_HAS_DP_DDR
 532         default 0 if ARCH_LS2080A
 533         help
 534           DDR controller uses this value as the base address for binding.
 535           It is mapped to CONFIG_SYS_DP_DDR_BASE for core to access.
 536
 537 config SYS_FSL_SRDS_1
 538         bool
 539
 540 config SYS_FSL_SRDS_2
 541         bool
 542
 543 config SYS_NXP_SRDS_3
 544         bool
 545
 546 config SYS_HAS_SERDES
 547         bool
 548
 549 config FSL_TZASC_1
 550         bool
 551
 552 config FSL_TZASC_2
 553         bool
 554
 555 config FSL_TZASC_400
 556         bool
 557
 558 config FSL_TZPC_BP147
 559         bool
 560 endmenu
 561
 562 menu "Layerscape clock tree configuration"
 563         depends on FSL_LSCH2 || FSL_LSCH3
 564
 565 config CLUSTER_CLK_FREQ
 566         int "Reference clock of core cluster"
 567         depends on ARCH_LS1012A
 568         default 100000000
 569         help
 570           This number is the reference clock frequency of core PLL.
 571           For most platforms, the core PLL and Platform PLL have the same
 572           reference clock, but for some platforms, LS1012A for instance,
 573           they are provided sepatately.
 574
 575 config SYS_FSL_PCLK_DIV
 576         int "Platform clock divider"
 577         default 1 if ARCH_LS1028A
 578         default 1 if ARCH_LS1043A
 579         default 1 if ARCH_LS1046A
 580         default 1 if ARCH_LS1088A
 581         default 2
 582         help
 583           This is the divider that is used to derive Platform clock from
 584           Platform PLL, in another word:
 585                 Platform_clk = Platform_PLL_freq / this_divider
 586
 587 config SYS_FSL_DSPI_CLK_DIV
 588         int "DSPI clock divider"
 589         default 1 if ARCH_LS1043A
 590         default 2
 591         help
 592           This is the divider that is used to derive DSPI clock from Platform
 593           clock, in another word DSPI_clk = Platform_clk / this_divider.
 594
 595 config SYS_FSL_DUART_CLK_DIV
 596         int "DUART clock divider"
 597         default 1 if ARCH_LS1043A
 598         default 4 if ARCH_LX2160A
 599         default 4 if ARCH_LX2162A
 600         default 2
 601         help
 602           This is the divider that is used to derive DUART clock from Platform
 603           clock, in another word DUART_clk = Platform_clk / this_divider.
 604
 605 config SYS_FSL_I2C_CLK_DIV
 606         int "I2C clock divider"
 607         default 1 if ARCH_LS1043A
 608         default 4 if ARCH_LS1012A
 609         default 4 if ARCH_LS1028A
 610         default 8 if ARCH_LX2160A
 611         default 8 if ARCH_LX2162A
 612         default 8 if ARCH_LS1088A
 613         default 2
 614         help
 615           This is the divider that is used to derive I2C clock from Platform
 616           clock, in another word I2C_clk = Platform_clk / this_divider.
 617
 618 config SYS_FSL_IFC_CLK_DIV
 619         int "IFC clock divider"
 620         default 1 if ARCH_LS1043A
 621         default 4 if ARCH_LS1012A
 622         default 4 if ARCH_LS1028A
 623         default 8 if ARCH_LX2160A
 624         default 8 if ARCH_LX2162A
 625         default 8 if ARCH_LS1088A
 626         default 2
 627         help
 628           This is the divider that is used to derive IFC clock from Platform
 629           clock, in another word IFC_clk = Platform_clk / this_divider.
 630
 631 config SYS_FSL_LPUART_CLK_DIV
 632         int "LPUART clock divider"
 633         default 1 if ARCH_LS1043A
 634         default 2
 635         help
 636           This is the divider that is used to derive LPUART clock from Platform
 637           clock, in another word LPUART_clk = Platform_clk / this_divider.
 638
 639 config SYS_FSL_SDHC_CLK_DIV
 640         int "SDHC clock divider"
 641         default 1 if ARCH_LS1043A
 642         default 1 if ARCH_LS1012A
 643         default 2
 644         help
 645           This is the divider that is used to derive SDHC clock from Platform
 646           clock, in another word SDHC_clk = Platform_clk / this_divider.
 647
 648 config SYS_FSL_QMAN_CLK_DIV
 649         int "QMAN clock divider"
 650         default 1 if ARCH_LS1043A
 651         default 2
 652         help
 653           This is the divider that is used to derive QMAN clock from Platform
 654           clock, in another word QMAN_clk = Platform_clk / this_divider.
 655 endmenu
 656
 657 config RESV_RAM
 658         bool
 659         help
 660           Reserve memory from the top, tracked by gd->arch.resv_ram. This
 661           reserved RAM can be used by special driver that resides in memory
 662           after U-Boot exits. It's up to implementation to allocate and allow
 663           access to this reserved memory. For example, the reserved RAM can
 664           be at the high end of physical memory. The reserve RAM may be
 665           excluded from memory bank(s) passed to OS, or marked as reserved.
 666
 667 config SYS_FSL_EC1
 668         bool
 669         help
 670           Ethernet controller 1, this is connected to
 671           MAC17 for LX2160A and LX2162A or to MAC3 for other SoCs
 672           Provides DPAA2 capabilities
 673
 674 config SYS_FSL_EC2
 675         bool
 676         help
 677           Ethernet controller 2, this is connected to
 678           MAC18 for LX2160A and LX2162A or to MAC4 for other SoCs
 679           Provides DPAA2 capabilities
 680
 681 config SYS_FSL_ERRATUM_A008336
 682         bool
 683
 684 config SYS_FSL_ERRATUM_A008514
 685         bool
 686
 687 config SYS_FSL_ERRATUM_A008585
 688         bool
 689
 690 config SYS_FSL_ERRATUM_A008850
 691         bool
 692
 693 config SYS_FSL_ERRATUM_A009203
 694         bool
 695
 696 config SYS_FSL_ERRATUM_A009635
 697         bool
 698
 699 config SYS_FSL_ERRATUM_A009660
 700         bool
 701
 702 config SYS_FSL_ERRATUM_A050382
 703         bool
 704
 705 config SYS_FSL_HAS_RGMII
 706         bool
 707         depends on SYS_FSL_EC1 || SYS_FSL_EC2
 708
 709 config HAS_FSL_XHCI_USB
 710         bool
 711         help
 712           For some SoC (such as LS1043A and LS1046A), USB and QE-HDLC multiplex use
 713           pins, select it when the pins are assigned to USB.
 714
 715 config SYS_FSL_BOOTROM_BASE
 716         hex
 717         depends on FSL_LSCH2
 718         default 0
 719
 720 config SYS_FSL_BOOTROM_SIZE
 721         hex
 722         depends on FSL_LSCH2
 723         default 0x1000000