arm: zynq: U-Boot udelay < 1000 FIX
[platform/kernel/u-boot.git] / arch / arm / cpu / armv7 / zynq / timer.c
1 /*
2  * Copyright (C) 2012 Michal Simek <monstr@monstr.eu>
3  * Copyright (C) 2011-2012 Xilinx, Inc. All rights reserved.
4  *
5  * (C) Copyright 2008
6  * Guennadi Liakhovetki, DENX Software Engineering, <lg@denx.de>
7  *
8  * (C) Copyright 2004
9  * Philippe Robin, ARM Ltd. <philippe.robin@arm.com>
10  *
11  * (C) Copyright 2002-2004
12  * Gary Jennejohn, DENX Software Engineering, <gj@denx.de>
13  *
14  * (C) Copyright 2003
15  * Texas Instruments <www.ti.com>
16  *
17  * (C) Copyright 2002
18  * Sysgo Real-Time Solutions, GmbH <www.elinos.com>
19  * Marius Groeger <mgroeger@sysgo.de>
20  *
21  * (C) Copyright 2002
22  * Sysgo Real-Time Solutions, GmbH <www.elinos.com>
23  * Alex Zuepke <azu@sysgo.de>
24  *
25  * See file CREDITS for list of people who contributed to this
26  * project.
27  *
28  * This program is free software; you can redistribute it and/or
29  * modify it under the terms of the GNU General Public License as
30  * published by the Free Software Foundation; either version 2 of
31  * the License, or (at your option) any later version.
32  *
33  * This program is distributed in the hope that it will be useful,
34  * but WITHOUT ANY WARRANTY; without even the implied warranty of
35  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
36  * GNU General Public License for more details.
37  *
38  * You should have received a copy of the GNU General Public License
39  * along with this program; if not, write to the Free Software
40  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
41  * MA 02111-1307 USA
42  */
43
44 #include <common.h>
45 #include <div64.h>
46 #include <asm/io.h>
47
48 DECLARE_GLOBAL_DATA_PTR;
49
50 struct scu_timer {
51         u32 load; /* Timer Load Register */
52         u32 counter; /* Timer Counter Register */
53         u32 control; /* Timer Control Register */
54 };
55
56 static struct scu_timer *timer_base =
57                               (struct scu_timer *) CONFIG_SCUTIMER_BASEADDR;
58
59 #define SCUTIMER_CONTROL_PRESCALER_MASK 0x0000FF00 /* Prescaler */
60 #define SCUTIMER_CONTROL_PRESCALER_SHIFT        8
61 #define SCUTIMER_CONTROL_AUTO_RELOAD_MASK       0x00000002 /* Auto-reload */
62 #define SCUTIMER_CONTROL_ENABLE_MASK            0x00000001 /* Timer enable */
63
64 #define TIMER_LOAD_VAL 0xFFFFFFFF
65 #define TIMER_PRESCALE 255
66 #define TIMER_TICK_HZ  (CONFIG_CPU_FREQ_HZ / 2 / TIMER_PRESCALE)
67
68 int timer_init(void)
69 {
70         const u32 emask = SCUTIMER_CONTROL_AUTO_RELOAD_MASK |
71                         (TIMER_PRESCALE << SCUTIMER_CONTROL_PRESCALER_SHIFT) |
72                         SCUTIMER_CONTROL_ENABLE_MASK;
73
74         /* Load the timer counter register */
75         writel(0xFFFFFFFF, &timer_base->counter);
76
77         /*
78          * Start the A9Timer device
79          * Enable Auto reload mode, Clear prescaler control bits
80          * Set prescaler value, Enable the decrementer
81          */
82         clrsetbits_le32(&timer_base->control, SCUTIMER_CONTROL_PRESCALER_MASK,
83                                                                 emask);
84
85         /* Reset time */
86         gd->arch.lastinc = readl(&timer_base->counter) /
87                                         (TIMER_TICK_HZ / CONFIG_SYS_HZ);
88         gd->arch.tbl = 0;
89
90         return 0;
91 }
92
93 /*
94  * This function is derived from PowerPC code (read timebase as long long).
95  * On ARM it just returns the timer value.
96  */
97 ulong get_timer_masked(void)
98 {
99         ulong now;
100
101         now = readl(&timer_base->counter) / (TIMER_TICK_HZ / CONFIG_SYS_HZ);
102
103         if (gd->arch.lastinc >= now) {
104                 /* Normal mode */
105                 gd->arch.tbl += gd->arch.lastinc - now;
106         } else {
107                 /* We have an overflow ... */
108                 gd->arch.tbl += gd->arch.lastinc + TIMER_LOAD_VAL - now;
109         }
110         gd->arch.lastinc = now;
111
112         return gd->arch.tbl;
113 }
114
115 void __udelay(unsigned long usec)
116 {
117         u32 countticks;
118         u32 timeend;
119         u32 timediff;
120         u32 timenow;
121
122         if (usec == 0)
123                 return;
124
125         countticks = (u32) (((unsigned long long) TIMER_TICK_HZ * usec) /
126                                                                 1000000);
127
128         /* decrementing timer */
129         timeend = readl(&timer_base->counter) - countticks;
130
131 #if TIMER_LOAD_VAL != 0xFFFFFFFF
132         /* do not manage multiple overflow */
133         if (countticks >= TIMER_LOAD_VAL)
134                 countticks = TIMER_LOAD_VAL - 1;
135 #endif
136
137         do {
138                 timenow = readl(&timer_base->counter);
139
140                 if (timenow >= timeend) {
141                         /* normal case */
142                         timediff = timenow - timeend;
143                 } else {
144                         if ((TIMER_LOAD_VAL - timeend + timenow) <=
145                                                                 countticks) {
146                                 /* overflow */
147                                 timediff = TIMER_LOAD_VAL - timeend + timenow;
148                         } else {
149                                 /* missed the exact match */
150                                 break;
151                         }
152                 }
153         } while (timediff > 0);
154 }
155
156 /* Timer without interrupts */
157 ulong get_timer(ulong base)
158 {
159         return get_timer_masked() - base;
160 }
161
162 /*
163  * This function is derived from PowerPC code (read timebase as long long).
164  * On ARM it just returns the timer value.
165  */
166 unsigned long long get_ticks(void)
167 {
168         return get_timer(0);
169 }
170
171 /*
172  * This function is derived from PowerPC code (timebase clock frequency).
173  * On ARM it returns the number of timer ticks per second.
174  */
175 ulong get_tbclk(void)
176 {
177         return CONFIG_SYS_HZ;
178 }