arch/arm/cpu/armv7/sunxi/board.c

   1 /*
   2  * (C) Copyright 2012 Henrik Nordstrom <henrik@henriknordstrom.net>
   3  *
   4  * (C) Copyright 2007-2011
   5  * Allwinner Technology Co., Ltd. <www.allwinnertech.com>
   6  * Tom Cubie <tangliang@allwinnertech.com>
   7  *
   8  * Some init for sunxi platform.
   9  *
  10  * SPDX-License-Identifier:     GPL-2.0+
  11  */
  12
  13 #include <common.h>
  14 #include <i2c.h>
  15 #include <serial.h>
  16 #ifdef CONFIG_SPL_BUILD
  17 #include <spl.h>
  18 #endif
  19 #include <asm/gpio.h>
  20 #include <asm/io.h>
  21 #include <asm/arch/clock.h>
  22 #include <asm/arch/gpio.h>
  23 #include <asm/arch/sys_proto.h>
  24 #include <asm/arch/timer.h>
  25
  26 #include <linux/compiler.h>
  27
  28 struct fel_stash {
  29         uint32_t sp;
  30         uint32_t lr;
  31         uint32_t cpsr;
  32         uint32_t sctlr;
  33         uint32_t vbar;
  34         uint32_t cr;
  35 };
  36
  37 struct fel_stash fel_stash __attribute__((section(".data")));
  38
  39 static int gpio_init(void)
  40 {
  41 #if CONFIG_CONS_INDEX == 1 && defined(CONFIG_UART0_PORT_F)
  42 #if defined(CONFIG_MACH_SUN4I) || defined(CONFIG_MACH_SUN7I)
  43         /* disable GPB22,23 as uart0 tx,rx to avoid conflict */
  44         sunxi_gpio_set_cfgpin(SUNXI_GPB(22), SUNXI_GPIO_INPUT);
  45         sunxi_gpio_set_cfgpin(SUNXI_GPB(23), SUNXI_GPIO_INPUT);
  46 #endif
  47 #if defined(CONFIG_MACH_SUN8I)
  48         sunxi_gpio_set_cfgpin(SUNXI_GPF(2), SUN8I_GPF_UART0_TX);
  49         sunxi_gpio_set_cfgpin(SUNXI_GPF(4), SUN8I_GPF_UART0_RX);
  50 #else
  51         sunxi_gpio_set_cfgpin(SUNXI_GPF(2), SUNXI_GPF_UART0_TX);
  52         sunxi_gpio_set_cfgpin(SUNXI_GPF(4), SUNXI_GPF_UART0_RX);
  53 #endif
  54         sunxi_gpio_set_pull(SUNXI_GPF(4), 1);
  55 #elif CONFIG_CONS_INDEX == 1 && (defined(CONFIG_MACH_SUN4I) || defined(CONFIG_MACH_SUN7I))
  56         sunxi_gpio_set_cfgpin(SUNXI_GPB(22), SUN4I_GPB_UART0);
  57         sunxi_gpio_set_cfgpin(SUNXI_GPB(23), SUN4I_GPB_UART0);
  58         sunxi_gpio_set_pull(SUNXI_GPB(23), SUNXI_GPIO_PULL_UP);
  59 #elif CONFIG_CONS_INDEX == 1 && defined(CONFIG_MACH_SUN5I)
  60         sunxi_gpio_set_cfgpin(SUNXI_GPB(19), SUN5I_GPB_UART0);
  61         sunxi_gpio_set_cfgpin(SUNXI_GPB(20), SUN5I_GPB_UART0);
  62         sunxi_gpio_set_pull(SUNXI_GPB(20), SUNXI_GPIO_PULL_UP);
  63 #elif CONFIG_CONS_INDEX == 1 && defined(CONFIG_MACH_SUN6I)
  64         sunxi_gpio_set_cfgpin(SUNXI_GPH(20), SUN6I_GPH_UART0);
  65         sunxi_gpio_set_cfgpin(SUNXI_GPH(21), SUN6I_GPH_UART0);
  66         sunxi_gpio_set_pull(SUNXI_GPH(21), SUNXI_GPIO_PULL_UP);
  67 #elif CONFIG_CONS_INDEX == 2 && defined(CONFIG_MACH_SUN5I)
  68         sunxi_gpio_set_cfgpin(SUNXI_GPG(3), SUN5I_GPG_UART1);
  69         sunxi_gpio_set_cfgpin(SUNXI_GPG(4), SUN5I_GPG_UART1);
  70         sunxi_gpio_set_pull(SUNXI_GPG(4), SUNXI_GPIO_PULL_UP);
  71 #elif CONFIG_CONS_INDEX == 5 && defined(CONFIG_MACH_SUN8I)
  72         sunxi_gpio_set_cfgpin(SUNXI_GPL(2), SUN8I_GPL_R_UART);
  73         sunxi_gpio_set_cfgpin(SUNXI_GPL(3), SUN8I_GPL_R_UART);
  74         sunxi_gpio_set_pull(SUNXI_GPL(3), SUNXI_GPIO_PULL_UP);
  75 #else
  76 #error Unsupported console port number. Please fix pin mux settings in board.c
  77 #endif
  78
  79         return 0;
  80 }
  81
  82 void spl_board_load_image(void)
  83 {
  84         debug("Returning to FEL sp=%x, lr=%x\n", fel_stash.sp, fel_stash.lr);
  85         return_to_fel(fel_stash.sp, fel_stash.lr);
  86 }
  87
  88 void s_init(void)
  89 {
  90 #if defined CONFIG_MACH_SUN6I || defined CONFIG_MACH_SUN8I_A23
  91         /* Magic (undocmented) value taken from boot0, without this DRAM
  92          * access gets messed up (seems cache related) */
  93         setbits_le32(SUNXI_SRAMC_BASE + 0x44, 0x1800);
  94 #endif
  95 #if defined CONFIG_MACH_SUN6I || \
  96     defined CONFIG_MACH_SUN7I || \
  97     defined CONFIG_MACH_SUN8I
  98         /* Enable SMP mode for CPU0, by setting bit 6 of Auxiliary Ctl reg */
  99         asm volatile(
 100                 "mrc p15, 0, r0, c1, c0, 1\n"
 101                 "orr r0, r0, #1 << 6\n"
 102                 "mcr p15, 0, r0, c1, c0, 1\n");
 103 #endif
 104
 105         clock_init();
 106         timer_init();
 107         gpio_init();
 108         i2c_init_board();
 109 }
 110
 111 #ifdef CONFIG_SPL_BUILD
 112 /* The sunxi internal brom will try to loader external bootloader
 113  * from mmc0, nand flash, mmc2.
 114  * Unfortunately we can't check how SPL was loaded so assume
 115  * it's always the first SD/MMC controller
 116  */
 117 u32 spl_boot_device(void)
 118 {
 119 #ifdef CONFIG_SPL_FEL
 120         /*
 121          * This is the legacy compile time configuration for a special FEL
 122          * enabled build. It has many restrictions and can only boot over USB.
 123          */
 124         return BOOT_DEVICE_BOARD;
 125 #else
 126         /*
 127          * When booting from the SD card, the "eGON.BT0" signature is expected
 128          * to be found in memory at the address 0x0004 (see the "mksunxiboot"
 129          * tool, which generates this header).
 130          *
 131          * When booting in the FEL mode over USB, this signature is patched in
 132          * memory and replaced with something else by the 'fel' tool. This other
 133          * signature is selected in such a way, that it can't be present in a
 134          * valid bootable SD card image (because the BROM would refuse to
 135          * execute the SPL in this case).
 136          *
 137          * This branch is just making a decision at runtime whether to load
 138          * the main u-boot binary from the SD card (if the "eGON.BT0" signature
 139          * is found) or return to the FEL code in the BROM to wait and receive
 140          * the main u-boot binary over USB.
 141          */
 142         if (readl(4) == 0x4E4F4765 && readl(8) == 0x3054422E) /* eGON.BT0 */
 143                 return BOOT_DEVICE_MMC1;
 144         else
 145                 return BOOT_DEVICE_BOARD;
 146 #endif
 147 }
 148
 149 /* No confirmation data available in SPL yet. Hardcode bootmode */
 150 u32 spl_boot_mode(void)
 151 {
 152         return MMCSD_MODE_RAW;
 153 }
 154
 155 void board_init_f(ulong dummy)
 156 {
 157         preloader_console_init();
 158
 159 #ifdef CONFIG_SPL_I2C_SUPPORT
 160         /* Needed early by sunxi_board_init if PMU is enabled */
 161         i2c_init(CONFIG_SYS_I2C_SPEED, CONFIG_SYS_I2C_SLAVE);
 162 #endif
 163         sunxi_board_init();
 164
 165         /* Clear the BSS. */
 166         memset(__bss_start, 0, __bss_end - __bss_start);
 167
 168         board_init_r(NULL, 0);
 169 }
 170 #endif
 171
 172 void reset_cpu(ulong addr)
 173 {
 174 #ifdef CONFIG_SUNXI_GEN_SUN4I
 175         static const struct sunxi_wdog *wdog =
 176                  &((struct sunxi_timer_reg *)SUNXI_TIMER_BASE)->wdog;
 177
 178         /* Set the watchdog for its shortest interval (.5s) and wait */
 179         writel(WDT_MODE_RESET_EN | WDT_MODE_EN, &wdog->mode);
 180         writel(WDT_CTRL_KEY | WDT_CTRL_RESTART, &wdog->ctl);
 181
 182         while (1) {
 183                 /* sun5i sometimes gets stuck without this */
 184                 writel(WDT_MODE_RESET_EN | WDT_MODE_EN, &wdog->mode);
 185         }
 186 #endif
 187 #ifdef CONFIG_SUNXI_GEN_SUN6I
 188         static const struct sunxi_wdog *wdog =
 189                  ((struct sunxi_timer_reg *)SUNXI_TIMER_BASE)->wdog;
 190
 191         /* Set the watchdog for its shortest interval (.5s) and wait */
 192         writel(WDT_CFG_RESET, &wdog->cfg);
 193         writel(WDT_MODE_EN, &wdog->mode);
 194         writel(WDT_CTRL_KEY | WDT_CTRL_RESTART, &wdog->ctl);
 195 #endif
 196 }
 197
 198 #ifndef CONFIG_SYS_DCACHE_OFF
 199 void enable_caches(void)
 200 {
 201         /* Enable D-cache. I-cache is already enabled in start.S */
 202         dcache_enable();
 203 }
 204 #endif
 205
 206 #ifdef CONFIG_CMD_NET
 207 /*
 208  * Initializes on-chip ethernet controllers.
 209  * to override, implement board_eth_init()
 210  */
 211 int cpu_eth_init(bd_t *bis)
 212 {
 213         __maybe_unused int rc;
 214
 215 #ifdef CONFIG_MACPWR
 216         gpio_direction_output(CONFIG_MACPWR, 1);
 217         mdelay(200);
 218 #endif
 219
 220 #ifdef CONFIG_SUNXI_GMAC
 221         rc = sunxi_gmac_initialize(bis);
 222         if (rc < 0) {
 223                 printf("sunxi: failed to initialize gmac\n");
 224                 return rc;
 225         }
 226 #endif
 227
 228         return 0;
 229 }
 230 #endif