arch/arm/cpu/armv7/sunxi/board.c

   1 /*
   2  * (C) Copyright 2012 Henrik Nordstrom <henrik@henriknordstrom.net>
   3  *
   4  * (C) Copyright 2007-2011
   5  * Allwinner Technology Co., Ltd. <www.allwinnertech.com>
   6  * Tom Cubie <tangliang@allwinnertech.com>
   7  *
   8  * Some init for sunxi platform.
   9  *
  10  * SPDX-License-Identifier:     GPL-2.0+
  11  */
  12
  13 #include <common.h>
  14 #include <i2c.h>
  15 #include <netdev.h>
  16 #include <miiphy.h>
  17 #include <serial.h>
  18 #ifdef CONFIG_SPL_BUILD
  19 #include <spl.h>
  20 #endif
  21 #include <asm/gpio.h>
  22 #include <asm/io.h>
  23 #include <asm/arch/clock.h>
  24 #include <asm/arch/gpio.h>
  25 #include <asm/arch/sys_proto.h>
  26 #include <asm/arch/timer.h>
  27
  28 #include <linux/compiler.h>
  29
  30 struct fel_stash {
  31         uint32_t sp;
  32         uint32_t lr;
  33         uint32_t cpsr;
  34         uint32_t sctlr;
  35         uint32_t vbar;
  36         uint32_t cr;
  37 };
  38
  39 struct fel_stash fel_stash __attribute__((section(".data")));
  40
  41 static int gpio_init(void)
  42 {
  43 #if CONFIG_CONS_INDEX == 1 && defined(CONFIG_UART0_PORT_F)
  44 #if defined(CONFIG_MACH_SUN4I) || defined(CONFIG_MACH_SUN7I)
  45         /* disable GPB22,23 as uart0 tx,rx to avoid conflict */
  46         sunxi_gpio_set_cfgpin(SUNXI_GPB(22), SUNXI_GPIO_INPUT);
  47         sunxi_gpio_set_cfgpin(SUNXI_GPB(23), SUNXI_GPIO_INPUT);
  48 #endif
  49         sunxi_gpio_set_cfgpin(SUNXI_GPF(2), SUNXI_GPF2_UART0_TX);
  50         sunxi_gpio_set_cfgpin(SUNXI_GPF(4), SUNXI_GPF4_UART0_RX);
  51         sunxi_gpio_set_pull(SUNXI_GPF(4), 1);
  52 #elif CONFIG_CONS_INDEX == 1 && (defined(CONFIG_MACH_SUN4I) || defined(CONFIG_MACH_SUN7I))
  53         sunxi_gpio_set_cfgpin(SUNXI_GPB(22), SUN4I_GPB22_UART0_TX);
  54         sunxi_gpio_set_cfgpin(SUNXI_GPB(23), SUN4I_GPB23_UART0_RX);
  55         sunxi_gpio_set_pull(SUNXI_GPB(23), SUNXI_GPIO_PULL_UP);
  56 #elif CONFIG_CONS_INDEX == 1 && defined(CONFIG_MACH_SUN5I)
  57         sunxi_gpio_set_cfgpin(SUNXI_GPB(19), SUN5I_GPB19_UART0_TX);
  58         sunxi_gpio_set_cfgpin(SUNXI_GPB(20), SUN5I_GPB20_UART0_RX);
  59         sunxi_gpio_set_pull(SUNXI_GPB(20), SUNXI_GPIO_PULL_UP);
  60 #elif CONFIG_CONS_INDEX == 1 && defined(CONFIG_MACH_SUN6I)
  61         sunxi_gpio_set_cfgpin(SUNXI_GPH(20), SUN6I_GPH20_UART0_TX);
  62         sunxi_gpio_set_cfgpin(SUNXI_GPH(21), SUN6I_GPH21_UART0_RX);
  63         sunxi_gpio_set_pull(SUNXI_GPH(21), SUNXI_GPIO_PULL_UP);
  64 #elif CONFIG_CONS_INDEX == 2 && defined(CONFIG_MACH_SUN5I)
  65         sunxi_gpio_set_cfgpin(SUNXI_GPG(3), SUN5I_GPG3_UART1_TX);
  66         sunxi_gpio_set_cfgpin(SUNXI_GPG(4), SUN5I_GPG4_UART1_RX);
  67         sunxi_gpio_set_pull(SUNXI_GPG(4), SUNXI_GPIO_PULL_UP);
  68 #elif CONFIG_CONS_INDEX == 5 && defined(CONFIG_MACH_SUN8I)
  69         sunxi_gpio_set_cfgpin(SUNXI_GPL(2), SUN8I_GPL2_R_UART_TX);
  70         sunxi_gpio_set_cfgpin(SUNXI_GPL(3), SUN8I_GPL3_R_UART_RX);
  71         sunxi_gpio_set_pull(SUNXI_GPL(3), SUNXI_GPIO_PULL_UP);
  72 #else
  73 #error Unsupported console port number. Please fix pin mux settings in board.c
  74 #endif
  75
  76         return 0;
  77 }
  78
  79 void spl_board_load_image(void)
  80 {
  81         debug("Returning to FEL sp=%x, lr=%x\n", fel_stash.sp, fel_stash.lr);
  82         return_to_fel(fel_stash.sp, fel_stash.lr);
  83 }
  84
  85 void s_init(void)
  86 {
  87 #if defined CONFIG_MACH_SUN6I || defined CONFIG_MACH_SUN8I
  88         /* Magic (undocmented) value taken from boot0, without this DRAM
  89          * access gets messed up (seems cache related) */
  90         setbits_le32(SUNXI_SRAMC_BASE + 0x44, 0x1800);
  91 #endif
  92 #if !defined CONFIG_SPL_BUILD && (defined CONFIG_MACH_SUN7I || \
  93                 defined CONFIG_MACH_SUN6I || defined CONFIG_MACH_SUN8I)
  94         /* Enable SMP mode for CPU0, by setting bit 6 of Auxiliary Ctl reg */
  95         asm volatile(
  96                 "mrc p15, 0, r0, c1, c0, 1\n"
  97                 "orr r0, r0, #1 << 6\n"
  98                 "mcr p15, 0, r0, c1, c0, 1\n");
  99 #endif
 100
 101         clock_init();
 102         timer_init();
 103         gpio_init();
 104         i2c_init_board();
 105 }
 106
 107 #ifdef CONFIG_SPL_BUILD
 108 /* The sunxi internal brom will try to loader external bootloader
 109  * from mmc0, nand flash, mmc2.
 110  * Unfortunately we can't check how SPL was loaded so assume
 111  * it's always the first SD/MMC controller
 112  */
 113 u32 spl_boot_device(void)
 114 {
 115 #ifdef CONFIG_SPL_FEL
 116         /*
 117          * This is the legacy compile time configuration for a special FEL
 118          * enabled build. It has many restrictions and can only boot over USB.
 119          */
 120         return BOOT_DEVICE_BOARD;
 121 #else
 122         /*
 123          * When booting from the SD card, the "eGON.BT0" signature is expected
 124          * to be found in memory at the address 0x0004 (see the "mksunxiboot"
 125          * tool, which generates this header).
 126          *
 127          * When booting in the FEL mode over USB, this signature is patched in
 128          * memory and replaced with something else by the 'fel' tool. This other
 129          * signature is selected in such a way, that it can't be present in a
 130          * valid bootable SD card image (because the BROM would refuse to
 131          * execute the SPL in this case).
 132          *
 133          * This branch is just making a decision at runtime whether to load
 134          * the main u-boot binary from the SD card (if the "eGON.BT0" signature
 135          * is found) or return to the FEL code in the BROM to wait and receive
 136          * the main u-boot binary over USB.
 137          */
 138         if (readl(4) == 0x4E4F4765 && readl(8) == 0x3054422E) /* eGON.BT0 */
 139                 return BOOT_DEVICE_MMC1;
 140         else
 141                 return BOOT_DEVICE_BOARD;
 142 #endif
 143 }
 144
 145 /* No confirmation data available in SPL yet. Hardcode bootmode */
 146 u32 spl_boot_mode(void)
 147 {
 148         return MMCSD_MODE_RAW;
 149 }
 150
 151 void board_init_f(ulong dummy)
 152 {
 153         preloader_console_init();
 154
 155 #ifdef CONFIG_SPL_I2C_SUPPORT
 156         /* Needed early by sunxi_board_init if PMU is enabled */
 157         i2c_init(CONFIG_SYS_I2C_SPEED, CONFIG_SYS_I2C_SLAVE);
 158 #endif
 159         sunxi_board_init();
 160
 161         /* Clear the BSS. */
 162         memset(__bss_start, 0, __bss_end - __bss_start);
 163
 164         board_init_r(NULL, 0);
 165 }
 166 #endif
 167
 168 void reset_cpu(ulong addr)
 169 {
 170 #if defined(CONFIG_MACH_SUN4I) || defined(CONFIG_MACH_SUN5I) || defined(CONFIG_MACH_SUN7I)
 171         static const struct sunxi_wdog *wdog =
 172                  &((struct sunxi_timer_reg *)SUNXI_TIMER_BASE)->wdog;
 173
 174         /* Set the watchdog for its shortest interval (.5s) and wait */
 175         writel(WDT_MODE_RESET_EN | WDT_MODE_EN, &wdog->mode);
 176         writel(WDT_CTRL_KEY | WDT_CTRL_RESTART, &wdog->ctl);
 177
 178         while (1) {
 179                 /* sun5i sometimes gets stuck without this */
 180                 writel(WDT_MODE_RESET_EN | WDT_MODE_EN, &wdog->mode);
 181         }
 182 #else /* CONFIG_MACH_SUN6I || CONFIG_MACH_SUN8I || .. */
 183         static const struct sunxi_wdog *wdog =
 184                  ((struct sunxi_timer_reg *)SUNXI_TIMER_BASE)->wdog;
 185
 186         /* Set the watchdog for its shortest interval (.5s) and wait */
 187         writel(WDT_CFG_RESET, &wdog->cfg);
 188         writel(WDT_MODE_EN, &wdog->mode);
 189         writel(WDT_CTRL_KEY | WDT_CTRL_RESTART, &wdog->ctl);
 190 #endif
 191 }
 192
 193 #ifndef CONFIG_SYS_DCACHE_OFF
 194 void enable_caches(void)
 195 {
 196         /* Enable D-cache. I-cache is already enabled in start.S */
 197         dcache_enable();
 198 }
 199 #endif
 200
 201 #ifdef CONFIG_CMD_NET
 202 /*
 203  * Initializes on-chip ethernet controllers.
 204  * to override, implement board_eth_init()
 205  */
 206 int cpu_eth_init(bd_t *bis)
 207 {
 208         __maybe_unused int rc;
 209
 210 #ifdef CONFIG_MACPWR
 211         gpio_direction_output(CONFIG_MACPWR, 1);
 212         mdelay(200);
 213 #endif
 214
 215 #ifdef CONFIG_SUNXI_EMAC
 216         rc = sunxi_emac_initialize(bis);
 217         if (rc < 0) {
 218                 printf("sunxi: failed to initialize emac\n");
 219                 return rc;
 220         }
 221 #endif
 222
 223 #ifdef CONFIG_SUNXI_GMAC
 224         rc = sunxi_gmac_initialize(bis);
 225         if (rc < 0) {
 226                 printf("sunxi: failed to initialize gmac\n");
 227                 return rc;
 228         }
 229 #endif
 230
 231         return 0;
 232 }
 233 #endif