arch/arm/cpu/arm926ejs/mx25/generic.c

   1 // SPDX-License-Identifier: GPL-2.0+
   2 /*
   3  * (C) Copyright 2009 DENX Software Engineering
   4  * Author: John Rigby <jrigby@gmail.com>
   5  *
   6  * Based on mx27/generic.c:
   7  *  Copyright (c) 2008 Eric Jarrige <eric.jarrige@armadeus.org>
   8  *  Copyright (c) 2009 Ilya Yanok <yanok@emcraft.com>
   9  */
  10
  11 #include <common.h>
  12 #include <clock_legacy.h>
  13 #include <div64.h>
  14 #include <netdev.h>
  15 #include <vsprintf.h>
  16 #include <asm/io.h>
  17 #include <asm/arch-imx/cpu.h>
  18 #include <asm/arch/imx-regs.h>
  19 #include <asm/arch/clock.h>
  20
  21 #ifdef CONFIG_FSL_ESDHC_IMX
  22 #include <fsl_esdhc_imx.h>
  23
  24 DECLARE_GLOBAL_DATA_PTR;
  25 #endif
  26
  27 /*
  28  *  get the system pll clock in Hz
  29  *
  30  *                  mfi + mfn / (mfd +1)
  31  *  f = 2 * f_ref * --------------------
  32  *                        pd + 1
  33  */
  34 static unsigned int imx_decode_pll(unsigned int pll, unsigned int f_ref)
  35 {
  36         unsigned int mfi = (pll >> CCM_PLL_MFI_SHIFT)
  37             & CCM_PLL_MFI_MASK;
  38         int mfn = (pll >> CCM_PLL_MFN_SHIFT)
  39             & CCM_PLL_MFN_MASK;
  40         unsigned int mfd = (pll >> CCM_PLL_MFD_SHIFT)
  41             & CCM_PLL_MFD_MASK;
  42         unsigned int pd = (pll >> CCM_PLL_PD_SHIFT)
  43             & CCM_PLL_PD_MASK;
  44
  45         mfi = mfi <= 5 ? 5 : mfi;
  46         mfn = mfn >= 512 ? mfn - 1024 : mfn;
  47         mfd += 1;
  48         pd += 1;
  49
  50         return lldiv(2 * (u64) f_ref * (mfi * mfd + mfn),
  51                      mfd * pd);
  52 }
  53
  54 static ulong imx_get_mpllclk(void)
  55 {
  56         struct ccm_regs *ccm = (struct ccm_regs *)IMX_CCM_BASE;
  57         ulong fref = MXC_HCLK;
  58
  59         return imx_decode_pll(readl(&ccm->mpctl), fref);
  60 }
  61
  62 static ulong imx_get_upllclk(void)
  63 {
  64         struct ccm_regs *ccm = (struct ccm_regs *)IMX_CCM_BASE;
  65         ulong fref = MXC_HCLK;
  66
  67         return imx_decode_pll(readl(&ccm->upctl), fref);
  68 }
  69
  70 static ulong imx_get_armclk(void)
  71 {
  72         struct ccm_regs *ccm = (struct ccm_regs *)IMX_CCM_BASE;
  73         ulong cctl = readl(&ccm->cctl);
  74         ulong fref = imx_get_mpllclk();
  75         ulong div;
  76
  77         if (cctl & CCM_CCTL_ARM_SRC)
  78                 fref = lldiv((u64) fref * 3, 4);
  79
  80         div = ((cctl >> CCM_CCTL_ARM_DIV_SHIFT)
  81                & CCM_CCTL_ARM_DIV_MASK) + 1;
  82
  83         return fref / div;
  84 }
  85
  86 static ulong imx_get_ahbclk(void)
  87 {
  88         struct ccm_regs *ccm = (struct ccm_regs *)IMX_CCM_BASE;
  89         ulong cctl = readl(&ccm->cctl);
  90         ulong fref = imx_get_armclk();
  91         ulong div;
  92
  93         div = ((cctl >> CCM_CCTL_AHB_DIV_SHIFT)
  94                & CCM_CCTL_AHB_DIV_MASK) + 1;
  95
  96         return fref / div;
  97 }
  98
  99 static ulong imx_get_ipgclk(void)
 100 {
 101         return imx_get_ahbclk() / 2;
 102 }
 103
 104 static ulong imx_get_perclk(int clk)
 105 {
 106         struct ccm_regs *ccm = (struct ccm_regs *)IMX_CCM_BASE;
 107         ulong fref = readl(&ccm->mcr) & (1 << clk) ? imx_get_upllclk() :
 108                                                      imx_get_ahbclk();
 109         ulong div;
 110
 111         div = readl(&ccm->pcdr[CCM_PERCLK_REG(clk)]);
 112         div = ((div >> CCM_PERCLK_SHIFT(clk)) & CCM_PERCLK_MASK) + 1;
 113
 114         return fref / div;
 115 }
 116
 117 int imx_set_perclk(enum mxc_clock clk, bool from_upll, unsigned int freq)
 118 {
 119         struct ccm_regs *ccm = (struct ccm_regs *)IMX_CCM_BASE;
 120         ulong fref = from_upll ? imx_get_upllclk() : imx_get_ahbclk();
 121         ulong div = (fref + freq - 1) / freq;
 122
 123         if (clk > MXC_UART_CLK || !div || --div > CCM_PERCLK_MASK)
 124                 return -EINVAL;
 125
 126         clrsetbits_le32(&ccm->pcdr[CCM_PERCLK_REG(clk)],
 127                         CCM_PERCLK_MASK << CCM_PERCLK_SHIFT(clk),
 128                         div << CCM_PERCLK_SHIFT(clk));
 129         if (from_upll)
 130                 setbits_le32(&ccm->mcr, 1 << clk);
 131         else
 132                 clrbits_le32(&ccm->mcr, 1 << clk);
 133         return 0;
 134 }
 135
 136 unsigned int mxc_get_clock(enum mxc_clock clk)
 137 {
 138         if (clk >= MXC_CLK_NUM)
 139                 return -1;
 140         switch (clk) {
 141         case MXC_ARM_CLK:
 142                 return imx_get_armclk();
 143         case MXC_AHB_CLK:
 144                 return imx_get_ahbclk();
 145         case MXC_IPG_CLK:
 146         case MXC_CSPI_CLK:
 147         case MXC_FEC_CLK:
 148                 return imx_get_ipgclk();
 149         default:
 150                 return imx_get_perclk(clk);
 151         }
 152 }
 153
 154 u32 get_cpu_rev(void)
 155 {
 156         u32 srev;
 157         u32 system_rev = 0x25000;
 158
 159         /* read SREV register from IIM module */
 160         struct iim_regs *iim = (struct iim_regs *)IMX_IIM_BASE;
 161         srev = readl(&iim->iim_srev);
 162
 163         switch (srev) {
 164         case 0x00:
 165                 system_rev |= CHIP_REV_1_0;
 166                 break;
 167         case 0x01:
 168                 system_rev |= CHIP_REV_1_1;
 169                 break;
 170         case 0x02:
 171                 system_rev |= CHIP_REV_1_2;
 172                 break;
 173         default:
 174                 system_rev |= 0x8000;
 175                 break;
 176         }
 177
 178         return system_rev;
 179 }
 180
 181 #if defined(CONFIG_DISPLAY_CPUINFO)
 182 static char *get_reset_cause(void)
 183 {
 184         /* read RCSR register from CCM module */
 185         struct ccm_regs *ccm =
 186                 (struct ccm_regs *)IMX_CCM_BASE;
 187
 188         u32 cause = readl(&ccm->rcsr) & 0x0f;
 189
 190         if (cause == 0)
 191                 return "POR";
 192         else if (cause == 1)
 193                 return "RST";
 194         else if ((cause & 2) == 2)
 195                 return "WDOG";
 196         else if ((cause & 4) == 4)
 197                 return "SW RESET";
 198         else if ((cause & 8) == 8)
 199                 return "JTAG";
 200         else
 201                 return "unknown reset";
 202
 203 }
 204
 205 int print_cpuinfo(void)
 206 {
 207         char buf[32];
 208         u32 cpurev = get_cpu_rev();
 209
 210         printf("CPU:   Freescale i.MX25 rev%d.%d%s at %s MHz\n",
 211                 (cpurev & 0xF0) >> 4, (cpurev & 0x0F),
 212                 ((cpurev & 0x8000) ? " unknown" : ""),
 213                 strmhz(buf, imx_get_armclk()));
 214         printf("Reset cause: %s\n", get_reset_cause());
 215         return 0;
 216 }
 217 #endif
 218
 219 #if defined(CONFIG_FEC_MXC)
 220 /*
 221  * Initializes on-chip ethernet controllers.
 222  * to override, implement board_eth_init()
 223  */
 224 int cpu_eth_init(bd_t *bis)
 225 {
 226         struct ccm_regs *ccm = (struct ccm_regs *)IMX_CCM_BASE;
 227         ulong val;
 228
 229         val = readl(&ccm->cgr0);
 230         val |= (1 << 23);
 231         writel(val, &ccm->cgr0);
 232         return fecmxc_initialize(bis);
 233 }
 234 #endif
 235
 236 int get_clocks(void)
 237 {
 238 #ifdef CONFIG_FSL_ESDHC_IMX
 239 #if CONFIG_SYS_FSL_ESDHC_ADDR == IMX_MMC_SDHC2_BASE
 240         gd->arch.sdhc_clk = mxc_get_clock(MXC_ESDHC2_CLK);
 241 #else
 242         gd->arch.sdhc_clk = mxc_get_clock(MXC_ESDHC1_CLK);
 243 #endif
 244 #endif
 245         return 0;
 246 }
 247
 248 #ifdef CONFIG_FSL_ESDHC_IMX
 249 /*
 250  * Initializes on-chip MMC controllers.
 251  * to override, implement board_mmc_init()
 252  */
 253 int cpu_mmc_init(bd_t *bis)
 254 {
 255         return fsl_esdhc_mmc_init(bis);
 256 }
 257 #endif
 258
 259 #ifdef CONFIG_FEC_MXC
 260 void imx_get_mac_from_fuse(int dev_id, unsigned char *mac)
 261 {
 262         int i;
 263         struct iim_regs *iim = (struct iim_regs *)IMX_IIM_BASE;
 264         struct fuse_bank *bank = &iim->bank[0];
 265         struct fuse_bank0_regs *fuse =
 266                         (struct fuse_bank0_regs *)bank->fuse_regs;
 267
 268         for (i = 0; i < 6; i++)
 269                 mac[i] = readl(&fuse->mac_addr[i]) & 0xff;
 270 }
 271 #endif /* CONFIG_FEC_MXC */