arch/arm/Kconfig

   1 # SPDX-License-Identifier: GPL-2.0
   2 config ARM
   3         bool
   4         default y
   5         select ARCH_32BIT_OFF_T
   6         select ARCH_HAS_BINFMT_FLAT
   7         select ARCH_HAS_DEBUG_VIRTUAL if MMU
   8         select ARCH_HAS_DEVMEM_IS_ALLOWED
   9         select ARCH_HAS_DMA_WRITE_COMBINE if !ARM_DMA_MEM_BUFFERABLE
  10         select ARCH_HAS_ELF_RANDOMIZE
  11         select ARCH_HAS_FORTIFY_SOURCE
  12         select ARCH_HAS_KEEPINITRD
  13         select ARCH_HAS_KCOV
  14         select ARCH_HAS_MEMBARRIER_SYNC_CORE
  15         select ARCH_HAS_NON_OVERLAPPING_ADDRESS_SPACE
  16         select ARCH_HAS_PTE_SPECIAL if ARM_LPAE
  17         select ARCH_HAS_PHYS_TO_DMA
  18         select ARCH_HAS_SETUP_DMA_OPS
  19         select ARCH_HAS_SET_MEMORY
  20         select ARCH_HAS_STRICT_KERNEL_RWX if MMU && !XIP_KERNEL
  21         select ARCH_HAS_STRICT_MODULE_RWX if MMU
  22         select ARCH_HAS_SYNC_DMA_FOR_DEVICE if SWIOTLB
  23         select ARCH_HAS_SYNC_DMA_FOR_CPU if SWIOTLB
  24         select ARCH_HAS_TEARDOWN_DMA_OPS if MMU
  25         select ARCH_HAS_TICK_BROADCAST if GENERIC_CLOCKEVENTS_BROADCAST
  26         select ARCH_HAVE_CUSTOM_GPIO_H
  27         select ARCH_HAS_GCOV_PROFILE_ALL
  28         select ARCH_KEEP_MEMBLOCK if HAVE_ARCH_PFN_VALID || KEXEC
  29         select ARCH_MIGHT_HAVE_PC_PARPORT
  30         select ARCH_NO_SG_CHAIN if !ARM_HAS_SG_CHAIN
  31         select ARCH_OPTIONAL_KERNEL_RWX if ARCH_HAS_STRICT_KERNEL_RWX
  32         select ARCH_OPTIONAL_KERNEL_RWX_DEFAULT if CPU_V7
  33         select ARCH_SUPPORTS_ATOMIC_RMW
  34         select ARCH_USE_BUILTIN_BSWAP
  35         select ARCH_USE_CMPXCHG_LOCKREF
  36         select ARCH_WANT_DEFAULT_TOPDOWN_MMAP_LAYOUT if MMU
  37         select ARCH_WANT_IPC_PARSE_VERSION
  38         select BINFMT_FLAT_ARGVP_ENVP_ON_STACK
  39         select BUILDTIME_TABLE_SORT if MMU
  40         select CLONE_BACKWARDS
  41         select CPU_PM if SUSPEND || CPU_IDLE
  42         select DCACHE_WORD_ACCESS if HAVE_EFFICIENT_UNALIGNED_ACCESS
  43         select DMA_DECLARE_COHERENT
  44         select DMA_REMAP if MMU
  45         select EDAC_SUPPORT
  46         select EDAC_ATOMIC_SCRUB
  47         select GENERIC_ALLOCATOR
  48         select GENERIC_ARCH_TOPOLOGY if ARM_CPU_TOPOLOGY
  49         select GENERIC_ATOMIC64 if CPU_V7M || CPU_V6 || !CPU_32v6K || !AEABI
  50         select GENERIC_CLOCKEVENTS_BROADCAST if SMP
  51         select GENERIC_CPU_AUTOPROBE
  52         select GENERIC_EARLY_IOREMAP
  53         select GENERIC_IDLE_POLL_SETUP
  54         select GENERIC_IRQ_PROBE
  55         select GENERIC_IRQ_SHOW
  56         select GENERIC_IRQ_SHOW_LEVEL
  57         select GENERIC_PCI_IOMAP
  58         select GENERIC_SCHED_CLOCK
  59         select GENERIC_SMP_IDLE_THREAD
  60         select GENERIC_STRNCPY_FROM_USER
  61         select GENERIC_STRNLEN_USER
  62         select HANDLE_DOMAIN_IRQ
  63         select HARDIRQS_SW_RESEND
  64         select HAVE_ARCH_AUDITSYSCALL if AEABI && !OABI_COMPAT
  65         select HAVE_ARCH_BITREVERSE if (CPU_32v7M || CPU_32v7) && !CPU_32v6
  66         select HAVE_ARCH_JUMP_LABEL if !XIP_KERNEL && !CPU_ENDIAN_BE32 && MMU
  67         select HAVE_ARCH_KGDB if !CPU_ENDIAN_BE32 && MMU
  68         select HAVE_ARCH_MMAP_RND_BITS if MMU
  69         select HAVE_ARCH_SECCOMP_FILTER if AEABI && !OABI_COMPAT
  70         select HAVE_ARCH_THREAD_STRUCT_WHITELIST
  71         select HAVE_ARCH_TRACEHOOK
  72         select HAVE_ARM_SMCCC if CPU_V7
  73         select HAVE_EBPF_JIT if !CPU_ENDIAN_BE32
  74         select HAVE_CONTEXT_TRACKING
  75         select HAVE_COPY_THREAD_TLS
  76         select HAVE_C_RECORDMCOUNT
  77         select HAVE_DEBUG_KMEMLEAK if !XIP_KERNEL
  78         select HAVE_DMA_CONTIGUOUS if MMU
  79         select HAVE_DYNAMIC_FTRACE if !XIP_KERNEL && !CPU_ENDIAN_BE32 && MMU
  80         select HAVE_DYNAMIC_FTRACE_WITH_REGS if HAVE_DYNAMIC_FTRACE
  81         select HAVE_EFFICIENT_UNALIGNED_ACCESS if (CPU_V6 || CPU_V6K || CPU_V7) && MMU
  82         select HAVE_EXIT_THREAD
  83         select HAVE_FAST_GUP if ARM_LPAE
  84         select HAVE_FTRACE_MCOUNT_RECORD if !XIP_KERNEL
  85         select HAVE_FUNCTION_GRAPH_TRACER if !THUMB2_KERNEL && !CC_IS_CLANG
  86         select HAVE_FUNCTION_TRACER if !XIP_KERNEL && (CC_IS_GCC || CLANG_VERSION >= 100000)
  87         select HAVE_GCC_PLUGINS
  88         select HAVE_HW_BREAKPOINT if PERF_EVENTS && (CPU_V6 || CPU_V6K || CPU_V7)
  89         select HAVE_IDE if PCI || ISA || PCMCIA
  90         select HAVE_IRQ_TIME_ACCOUNTING
  91         select HAVE_KERNEL_GZIP
  92         select HAVE_KERNEL_LZ4
  93         select HAVE_KERNEL_LZMA
  94         select HAVE_KERNEL_LZO
  95         select HAVE_KERNEL_XZ
  96         select HAVE_KPROBES if !XIP_KERNEL && !CPU_ENDIAN_BE32 && !CPU_V7M
  97         select HAVE_KRETPROBES if HAVE_KPROBES
  98         select HAVE_MOD_ARCH_SPECIFIC
  99         select HAVE_NMI
 100         select HAVE_OPROFILE if HAVE_PERF_EVENTS
 101         select HAVE_OPTPROBES if !THUMB2_KERNEL
 102         select HAVE_PERF_EVENTS
 103         select HAVE_PERF_REGS
 104         select HAVE_PERF_USER_STACK_DUMP
 105         select MMU_GATHER_RCU_TABLE_FREE if SMP && ARM_LPAE
 106         select HAVE_REGS_AND_STACK_ACCESS_API
 107         select HAVE_RSEQ
 108         select HAVE_STACKPROTECTOR
 109         select HAVE_SYSCALL_TRACEPOINTS
 110         select HAVE_UID16
 111         select HAVE_VIRT_CPU_ACCOUNTING_GEN
 112         select IRQ_FORCED_THREADING
 113         select MODULES_USE_ELF_REL
 114         select NEED_DMA_MAP_STATE
 115         select OF_EARLY_FLATTREE if OF
 116         select OLD_SIGACTION
 117         select OLD_SIGSUSPEND3
 118         select PCI_SYSCALL if PCI
 119         select PERF_USE_VMALLOC
 120         select RTC_LIB
 121         select SYS_SUPPORTS_APM_EMULATION
 122         # Above selects are sorted alphabetically; please add new ones
 123         # according to that.  Thanks.
 124         help
 125           The ARM series is a line of low-power-consumption RISC chip designs
 126           licensed by ARM Ltd and targeted at embedded applications and
 127           handhelds such as the Compaq IPAQ.  ARM-based PCs are no longer
 128           manufactured, but legacy ARM-based PC hardware remains popular in
 129           Europe.  There is an ARM Linux project with a web page at
 130           <http://www.arm.linux.org.uk/>.
 131
 132 config ARM_HAS_SG_CHAIN
 133         bool
 134
 135 config ARM_DMA_USE_IOMMU
 136         bool
 137         select ARM_HAS_SG_CHAIN
 138         select NEED_SG_DMA_LENGTH
 139
 140 if ARM_DMA_USE_IOMMU
 141
 142 config ARM_DMA_IOMMU_ALIGNMENT
 143         int "Maximum PAGE_SIZE order of alignment for DMA IOMMU buffers"
 144         range 4 9
 145         default 8
 146         help
 147           DMA mapping framework by default aligns all buffers to the smallest
 148           PAGE_SIZE order which is greater than or equal to the requested buffer
 149           size. This works well for buffers up to a few hundreds kilobytes, but
 150           for larger buffers it just a waste of address space. Drivers which has
 151           relatively small addressing window (like 64Mib) might run out of
 152           virtual space with just a few allocations.
 153
 154           With this parameter you can specify the maximum PAGE_SIZE order for
 155           DMA IOMMU buffers. Larger buffers will be aligned only to this
 156           specified order. The order is expressed as a power of two multiplied
 157           by the PAGE_SIZE.
 158
 159 endif
 160
 161 config SYS_SUPPORTS_APM_EMULATION
 162         bool
 163
 164 config HAVE_TCM
 165         bool
 166         select GENERIC_ALLOCATOR
 167
 168 config HAVE_PROC_CPU
 169         bool
 170
 171 config NO_IOPORT_MAP
 172         bool
 173
 174 config SBUS
 175         bool
 176
 177 config STACKTRACE_SUPPORT
 178         bool
 179         default y
 180
 181 config LOCKDEP_SUPPORT
 182         bool
 183         default y
 184
 185 config TRACE_IRQFLAGS_SUPPORT
 186         bool
 187         default !CPU_V7M
 188
 189 config ARCH_HAS_ILOG2_U32
 190         bool
 191
 192 config ARCH_HAS_ILOG2_U64
 193         bool
 194
 195 config ARCH_HAS_BANDGAP
 196         bool
 197
 198 config FIX_EARLYCON_MEM
 199         def_bool y if MMU
 200
 201 config GENERIC_HWEIGHT
 202         bool
 203         default y
 204
 205 config GENERIC_CALIBRATE_DELAY
 206         bool
 207         default y
 208
 209 config ARCH_MAY_HAVE_PC_FDC
 210         bool
 211
 212 config ZONE_DMA
 213         bool
 214
 215 config ARCH_SUPPORTS_UPROBES
 216         def_bool y
 217
 218 config ARCH_HAS_DMA_SET_COHERENT_MASK
 219         bool
 220
 221 config GENERIC_ISA_DMA
 222         bool
 223
 224 config FIQ
 225         bool
 226
 227 config NEED_RET_TO_USER
 228         bool
 229
 230 config ARCH_MTD_XIP
 231         bool
 232
 233 config ARM_PATCH_PHYS_VIRT
 234         bool "Patch physical to virtual translations at runtime" if EMBEDDED
 235         default y
 236         depends on !XIP_KERNEL && MMU
 237         help
 238           Patch phys-to-virt and virt-to-phys translation functions at
 239           boot and module load time according to the position of the
 240           kernel in system memory.
 241
 242           This can only be used with non-XIP MMU kernels where the base
 243           of physical memory is at a 16MB boundary.
 244
 245           Only disable this option if you know that you do not require
 246           this feature (eg, building a kernel for a single machine) and
 247           you need to shrink the kernel to the minimal size.
 248
 249 config NEED_MACH_IO_H
 250         bool
 251         help
 252           Select this when mach/io.h is required to provide special
 253           definitions for this platform.  The need for mach/io.h should
 254           be avoided when possible.
 255
 256 config NEED_MACH_MEMORY_H
 257         bool
 258         help
 259           Select this when mach/memory.h is required to provide special
 260           definitions for this platform.  The need for mach/memory.h should
 261           be avoided when possible.
 262
 263 config PHYS_OFFSET
 264         hex "Physical address of main memory" if MMU
 265         depends on !ARM_PATCH_PHYS_VIRT
 266         default DRAM_BASE if !MMU
 267         default 0x00000000 if ARCH_EBSA110 || \
 268                         ARCH_FOOTBRIDGE || \
 269                         ARCH_INTEGRATOR || \
 270                         ARCH_REALVIEW
 271         default 0x10000000 if ARCH_OMAP1 || ARCH_RPC
 272         default 0x20000000 if ARCH_S5PV210
 273         default 0xc0000000 if ARCH_SA1100
 274         help
 275           Please provide the physical address corresponding to the
 276           location of main memory in your system.
 277
 278 config GENERIC_BUG
 279         def_bool y
 280         depends on BUG
 281
 282 config PGTABLE_LEVELS
 283         int
 284         default 3 if ARM_LPAE
 285         default 2
 286
 287 menu "System Type"
 288
 289 config MMU
 290         bool "MMU-based Paged Memory Management Support"
 291         default y
 292         help
 293           Select if you want MMU-based virtualised addressing space
 294           support by paged memory management. If unsure, say 'Y'.
 295
 296 config ARCH_MMAP_RND_BITS_MIN
 297         default 8
 298
 299 config ARCH_MMAP_RND_BITS_MAX
 300         default 14 if PAGE_OFFSET=0x40000000
 301         default 15 if PAGE_OFFSET=0x80000000
 302         default 16
 303
 304 #
 305 # The "ARM system type" choice list is ordered alphabetically by option
 306 # text.  Please add new entries in the option alphabetic order.
 307 #
 308 choice
 309         prompt "ARM system type"
 310         default ARM_SINGLE_ARMV7M if !MMU
 311         default ARCH_MULTIPLATFORM if MMU
 312
 313 config ARCH_MULTIPLATFORM
 314         bool "Allow multiple platforms to be selected"
 315         depends on MMU
 316         select ARCH_FLATMEM_ENABLE
 317         select ARCH_SPARSEMEM_ENABLE
 318         select ARCH_SELECT_MEMORY_MODEL
 319         select ARM_HAS_SG_CHAIN
 320         select ARM_PATCH_PHYS_VIRT
 321         select AUTO_ZRELADDR
 322         select TIMER_OF
 323         select COMMON_CLK
 324         select GENERIC_CLOCKEVENTS
 325         select GENERIC_IRQ_MULTI_HANDLER
 326         select HAVE_PCI
 327         select PCI_DOMAINS_GENERIC if PCI
 328         select SPARSE_IRQ
 329         select USE_OF
 330
 331 config ARM_SINGLE_ARMV7M
 332         bool "ARMv7-M based platforms (Cortex-M0/M3/M4)"
 333         depends on !MMU
 334         select ARM_NVIC
 335         select AUTO_ZRELADDR
 336         select TIMER_OF
 337         select COMMON_CLK
 338         select CPU_V7M
 339         select GENERIC_CLOCKEVENTS
 340         select NO_IOPORT_MAP
 341         select SPARSE_IRQ
 342         select USE_OF
 343
 344 config ARCH_EBSA110
 345         bool "EBSA-110"
 346         select ARCH_USES_GETTIMEOFFSET
 347         select CPU_SA110
 348         select ISA
 349         select NEED_MACH_IO_H
 350         select NEED_MACH_MEMORY_H
 351         select NO_IOPORT_MAP
 352         help
 353           This is an evaluation board for the StrongARM processor available
 354           from Digital. It has limited hardware on-board, including an
 355           Ethernet interface, two PCMCIA sockets, two serial ports and a
 356           parallel port.
 357
 358 config ARCH_EP93XX
 359         bool "EP93xx-based"
 360         select ARCH_SPARSEMEM_ENABLE
 361         select ARM_AMBA
 362         imply ARM_PATCH_PHYS_VIRT
 363         select ARM_VIC
 364         select AUTO_ZRELADDR
 365         select CLKDEV_LOOKUP
 366         select CLKSRC_MMIO
 367         select CPU_ARM920T
 368         select GENERIC_CLOCKEVENTS
 369         select GPIOLIB
 370         select HAVE_LEGACY_CLK
 371         help
 372           This enables support for the Cirrus EP93xx series of CPUs.
 373
 374 config ARCH_FOOTBRIDGE
 375         bool "FootBridge"
 376         select CPU_SA110
 377         select FOOTBRIDGE
 378         select GENERIC_CLOCKEVENTS
 379         select HAVE_IDE
 380         select NEED_MACH_IO_H if !MMU
 381         select NEED_MACH_MEMORY_H
 382         help
 383           Support for systems based on the DC21285 companion chip
 384           ("FootBridge"), such as the Simtec CATS and the Rebel NetWinder.
 385
 386 config ARCH_IOP32X
 387         bool "IOP32x-based"
 388         depends on MMU
 389         select CPU_XSCALE
 390         select GPIO_IOP
 391         select GPIOLIB
 392         select NEED_RET_TO_USER
 393         select FORCE_PCI
 394         select PLAT_IOP
 395         help
 396           Support for Intel's 80219 and IOP32X (XScale) family of
 397           processors.
 398
 399 config ARCH_IXP4XX
 400         bool "IXP4xx-based"
 401         depends on MMU
 402         select ARCH_HAS_DMA_SET_COHERENT_MASK
 403         select ARCH_SUPPORTS_BIG_ENDIAN
 404         select CPU_XSCALE
 405         select DMABOUNCE if PCI
 406         select GENERIC_CLOCKEVENTS
 407         select GENERIC_IRQ_MULTI_HANDLER
 408         select GPIO_IXP4XX
 409         select GPIOLIB
 410         select HAVE_PCI
 411         select IXP4XX_IRQ
 412         select IXP4XX_TIMER
 413         select NEED_MACH_IO_H
 414         select USB_EHCI_BIG_ENDIAN_DESC
 415         select USB_EHCI_BIG_ENDIAN_MMIO
 416         help
 417           Support for Intel's IXP4XX (XScale) family of processors.
 418
 419 config ARCH_DOVE
 420         bool "Marvell Dove"
 421         select CPU_PJ4
 422         select GENERIC_CLOCKEVENTS
 423         select GENERIC_IRQ_MULTI_HANDLER
 424         select GPIOLIB
 425         select HAVE_PCI
 426         select MVEBU_MBUS
 427         select PINCTRL
 428         select PINCTRL_DOVE
 429         select PLAT_ORION_LEGACY
 430         select SPARSE_IRQ
 431         select PM_GENERIC_DOMAINS if PM
 432         help
 433           Support for the Marvell Dove SoC 88AP510
 434
 435 config ARCH_PXA
 436         bool "PXA2xx/PXA3xx-based"
 437         depends on MMU
 438         select ARCH_MTD_XIP
 439         select ARM_CPU_SUSPEND if PM
 440         select AUTO_ZRELADDR
 441         select COMMON_CLK
 442         select CLKSRC_PXA
 443         select CLKSRC_MMIO
 444         select TIMER_OF
 445         select CPU_XSCALE if !CPU_XSC3
 446         select GENERIC_CLOCKEVENTS
 447         select GENERIC_IRQ_MULTI_HANDLER
 448         select GPIO_PXA
 449         select GPIOLIB
 450         select HAVE_IDE
 451         select IRQ_DOMAIN
 452         select PLAT_PXA
 453         select SPARSE_IRQ
 454         help
 455           Support for Intel/Marvell's PXA2xx/PXA3xx processor line.
 456
 457 config ARCH_RPC
 458         bool "RiscPC"
 459         depends on MMU
 460         select ARCH_ACORN
 461         select ARCH_MAY_HAVE_PC_FDC
 462         select ARCH_SPARSEMEM_ENABLE
 463         select ARM_HAS_SG_CHAIN
 464         select CPU_SA110
 465         select FIQ
 466         select HAVE_IDE
 467         select HAVE_PATA_PLATFORM
 468         select ISA_DMA_API
 469         select NEED_MACH_IO_H
 470         select NEED_MACH_MEMORY_H
 471         select NO_IOPORT_MAP
 472         help
 473           On the Acorn Risc-PC, Linux can support the internal IDE disk and
 474           CD-ROM interface, serial and parallel port, and the floppy drive.
 475
 476 config ARCH_SA1100
 477         bool "SA1100-based"
 478         select ARCH_MTD_XIP
 479         select ARCH_SPARSEMEM_ENABLE
 480         select CLKSRC_MMIO
 481         select CLKSRC_PXA
 482         select TIMER_OF if OF
 483         select COMMON_CLK
 484         select CPU_FREQ
 485         select CPU_SA1100
 486         select GENERIC_CLOCKEVENTS
 487         select GENERIC_IRQ_MULTI_HANDLER
 488         select GPIOLIB
 489         select HAVE_IDE
 490         select IRQ_DOMAIN
 491         select ISA
 492         select NEED_MACH_MEMORY_H
 493         select SPARSE_IRQ
 494         help
 495           Support for StrongARM 11x0 based boards.
 496
 497 config ARCH_S3C24XX
 498         bool "Samsung S3C24XX SoCs"
 499         select ATAGS
 500         select CLKSRC_SAMSUNG_PWM
 501         select GENERIC_CLOCKEVENTS
 502         select GPIO_SAMSUNG
 503         select GPIOLIB
 504         select GENERIC_IRQ_MULTI_HANDLER
 505         select HAVE_S3C2410_I2C if I2C
 506         select HAVE_S3C2410_WATCHDOG if WATCHDOG
 507         select HAVE_S3C_RTC if RTC_CLASS
 508         select NEED_MACH_IO_H
 509         select SAMSUNG_ATAGS
 510         select USE_OF
 511         help
 512           Samsung S3C2410, S3C2412, S3C2413, S3C2416, S3C2440, S3C2442, S3C2443
 513           and S3C2450 SoCs based systems, such as the Simtec Electronics BAST
 514           (<http://www.simtec.co.uk/products/EB110ITX/>), the IPAQ 1940 or the
 515           Samsung SMDK2410 development board (and derivatives).
 516
 517 config ARCH_OMAP1
 518         bool "TI OMAP1"
 519         depends on MMU
 520         select ARCH_HAS_HOLES_MEMORYMODEL
 521         select ARCH_OMAP
 522         select CLKDEV_LOOKUP
 523         select CLKSRC_MMIO
 524         select GENERIC_CLOCKEVENTS
 525         select GENERIC_IRQ_CHIP
 526         select GENERIC_IRQ_MULTI_HANDLER
 527         select GPIOLIB
 528         select HAVE_IDE
 529         select HAVE_LEGACY_CLK
 530         select IRQ_DOMAIN
 531         select NEED_MACH_IO_H if PCCARD
 532         select NEED_MACH_MEMORY_H
 533         select SPARSE_IRQ
 534         help
 535           Support for older TI OMAP1 (omap7xx, omap15xx or omap16xx)
 536
 537 endchoice
 538
 539 menu "Multiple platform selection"
 540         depends on ARCH_MULTIPLATFORM
 541
 542 comment "CPU Core family selection"
 543
 544 config ARCH_MULTI_V4
 545         bool "ARMv4 based platforms (FA526)"
 546         depends on !ARCH_MULTI_V6_V7
 547         select ARCH_MULTI_V4_V5
 548         select CPU_FA526
 549
 550 config ARCH_MULTI_V4T
 551         bool "ARMv4T based platforms (ARM720T, ARM920T, ...)"
 552         depends on !ARCH_MULTI_V6_V7
 553         select ARCH_MULTI_V4_V5
 554         select CPU_ARM920T if !(CPU_ARM7TDMI || CPU_ARM720T || \
 555                 CPU_ARM740T || CPU_ARM9TDMI || CPU_ARM922T || \
 556                 CPU_ARM925T || CPU_ARM940T)
 557
 558 config ARCH_MULTI_V5
 559         bool "ARMv5 based platforms (ARM926T, XSCALE, PJ1, ...)"
 560         depends on !ARCH_MULTI_V6_V7
 561         select ARCH_MULTI_V4_V5
 562         select CPU_ARM926T if !(CPU_ARM946E || CPU_ARM1020 || \
 563                 CPU_ARM1020E || CPU_ARM1022 || CPU_ARM1026 || \
 564                 CPU_XSCALE || CPU_XSC3 || CPU_MOHAWK || CPU_FEROCEON)
 565
 566 config ARCH_MULTI_V4_V5
 567         bool
 568
 569 config ARCH_MULTI_V6
 570         bool "ARMv6 based platforms (ARM11)"
 571         select ARCH_MULTI_V6_V7
 572         select CPU_V6K
 573
 574 config ARCH_MULTI_V7
 575         bool "ARMv7 based platforms (Cortex-A, PJ4, Scorpion, Krait)"
 576         default y
 577         select ARCH_MULTI_V6_V7
 578         select CPU_V7
 579         select HAVE_SMP
 580
 581 config ARCH_MULTI_V6_V7
 582         bool
 583         select MIGHT_HAVE_CACHE_L2X0
 584
 585 config ARCH_MULTI_CPU_AUTO
 586         def_bool !(ARCH_MULTI_V4 || ARCH_MULTI_V4T || ARCH_MULTI_V6_V7)
 587         select ARCH_MULTI_V5
 588
 589 endmenu
 590
 591 config ARCH_VIRT
 592         bool "Dummy Virtual Machine"
 593         depends on ARCH_MULTI_V7
 594         select ARM_AMBA
 595         select ARM_GIC
 596         select ARM_GIC_V2M if PCI
 597         select ARM_GIC_V3
 598         select ARM_GIC_V3_ITS if PCI
 599         select ARM_PSCI
 600         select HAVE_ARM_ARCH_TIMER
 601         select ARCH_SUPPORTS_BIG_ENDIAN
 602
 603 #
 604 # This is sorted alphabetically by mach-* pathname.  However, plat-*
 605 # Kconfigs may be included either alphabetically (according to the
 606 # plat- suffix) or along side the corresponding mach-* source.
 607 #
 608 source "arch/arm/mach-actions/Kconfig"
 609
 610 source "arch/arm/mach-alpine/Kconfig"
 611
 612 source "arch/arm/mach-artpec/Kconfig"
 613
 614 source "arch/arm/mach-asm9260/Kconfig"
 615
 616 source "arch/arm/mach-aspeed/Kconfig"
 617
 618 source "arch/arm/mach-at91/Kconfig"
 619
 620 source "arch/arm/mach-axxia/Kconfig"
 621
 622 source "arch/arm/mach-bcm/Kconfig"
 623
 624 source "arch/arm/mach-berlin/Kconfig"
 625
 626 source "arch/arm/mach-clps711x/Kconfig"
 627
 628 source "arch/arm/mach-cns3xxx/Kconfig"
 629
 630 source "arch/arm/mach-davinci/Kconfig"
 631
 632 source "arch/arm/mach-digicolor/Kconfig"
 633
 634 source "arch/arm/mach-dove/Kconfig"
 635
 636 source "arch/arm/mach-ep93xx/Kconfig"
 637
 638 source "arch/arm/mach-exynos/Kconfig"
 639 source "arch/arm/plat-samsung/Kconfig"
 640
 641 source "arch/arm/mach-footbridge/Kconfig"
 642
 643 source "arch/arm/mach-gemini/Kconfig"
 644
 645 source "arch/arm/mach-highbank/Kconfig"
 646
 647 source "arch/arm/mach-hisi/Kconfig"
 648
 649 source "arch/arm/mach-imx/Kconfig"
 650
 651 source "arch/arm/mach-integrator/Kconfig"
 652
 653 source "arch/arm/mach-iop32x/Kconfig"
 654
 655 source "arch/arm/mach-ixp4xx/Kconfig"
 656
 657 source "arch/arm/mach-keystone/Kconfig"
 658
 659 source "arch/arm/mach-lpc32xx/Kconfig"
 660
 661 source "arch/arm/mach-mediatek/Kconfig"
 662
 663 source "arch/arm/mach-meson/Kconfig"
 664
 665 source "arch/arm/mach-milbeaut/Kconfig"
 666
 667 source "arch/arm/mach-mmp/Kconfig"
 668
 669 source "arch/arm/mach-moxart/Kconfig"
 670
 671 source "arch/arm/mach-mv78xx0/Kconfig"
 672
 673 source "arch/arm/mach-mvebu/Kconfig"
 674
 675 source "arch/arm/mach-mxs/Kconfig"
 676
 677 source "arch/arm/mach-nomadik/Kconfig"
 678
 679 source "arch/arm/mach-npcm/Kconfig"
 680
 681 source "arch/arm/mach-nspire/Kconfig"
 682
 683 source "arch/arm/plat-omap/Kconfig"
 684
 685 source "arch/arm/mach-omap1/Kconfig"
 686
 687 source "arch/arm/mach-omap2/Kconfig"
 688
 689 source "arch/arm/mach-orion5x/Kconfig"
 690
 691 source "arch/arm/mach-oxnas/Kconfig"
 692
 693 source "arch/arm/mach-picoxcell/Kconfig"
 694
 695 source "arch/arm/mach-prima2/Kconfig"
 696
 697 source "arch/arm/mach-pxa/Kconfig"
 698 source "arch/arm/plat-pxa/Kconfig"
 699
 700 source "arch/arm/mach-qcom/Kconfig"
 701
 702 source "arch/arm/mach-rda/Kconfig"
 703
 704 source "arch/arm/mach-realtek/Kconfig"
 705
 706 source "arch/arm/mach-realview/Kconfig"
 707
 708 source "arch/arm/mach-rockchip/Kconfig"
 709
 710 source "arch/arm/mach-s3c24xx/Kconfig"
 711
 712 source "arch/arm/mach-s3c64xx/Kconfig"
 713
 714 source "arch/arm/mach-s5pv210/Kconfig"
 715
 716 source "arch/arm/mach-sa1100/Kconfig"
 717
 718 source "arch/arm/mach-shmobile/Kconfig"
 719
 720 source "arch/arm/mach-socfpga/Kconfig"
 721
 722 source "arch/arm/mach-spear/Kconfig"
 723
 724 source "arch/arm/mach-sti/Kconfig"
 725
 726 source "arch/arm/mach-stm32/Kconfig"
 727
 728 source "arch/arm/mach-sunxi/Kconfig"
 729
 730 source "arch/arm/mach-tango/Kconfig"
 731
 732 source "arch/arm/mach-tegra/Kconfig"
 733
 734 source "arch/arm/mach-u300/Kconfig"
 735
 736 source "arch/arm/mach-uniphier/Kconfig"
 737
 738 source "arch/arm/mach-ux500/Kconfig"
 739
 740 source "arch/arm/mach-versatile/Kconfig"
 741
 742 source "arch/arm/mach-vexpress/Kconfig"
 743
 744 source "arch/arm/mach-vt8500/Kconfig"
 745
 746 source "arch/arm/mach-zx/Kconfig"
 747
 748 source "arch/arm/mach-zynq/Kconfig"
 749
 750 # ARMv7-M architecture
 751 config ARCH_EFM32
 752         bool "Energy Micro efm32"
 753         depends on ARM_SINGLE_ARMV7M
 754         select GPIOLIB
 755         help
 756           Support for Energy Micro's (now Silicon Labs) efm32 Giant Gecko
 757           processors.
 758
 759 config ARCH_LPC18XX
 760         bool "NXP LPC18xx/LPC43xx"
 761         depends on ARM_SINGLE_ARMV7M
 762         select ARCH_HAS_RESET_CONTROLLER
 763         select ARM_AMBA
 764         select CLKSRC_LPC32XX
 765         select PINCTRL
 766         help
 767           Support for NXP's LPC18xx Cortex-M3 and LPC43xx Cortex-M4
 768           high performance microcontrollers.
 769
 770 config ARCH_MPS2
 771         bool "ARM MPS2 platform"
 772         depends on ARM_SINGLE_ARMV7M
 773         select ARM_AMBA
 774         select CLKSRC_MPS2
 775         help
 776           Support for Cortex-M Prototyping System (or V2M-MPS2) which comes
 777           with a range of available cores like Cortex-M3/M4/M7.
 778
 779           Please, note that depends which Application Note is used memory map
 780           for the platform may vary, so adjustment of RAM base might be needed.
 781
 782 # Definitions to make life easier
 783 config ARCH_ACORN
 784         bool
 785
 786 config PLAT_IOP
 787         bool
 788         select GENERIC_CLOCKEVENTS
 789
 790 config PLAT_ORION
 791         bool
 792         select CLKSRC_MMIO
 793         select COMMON_CLK
 794         select GENERIC_IRQ_CHIP
 795         select IRQ_DOMAIN
 796
 797 config PLAT_ORION_LEGACY
 798         bool
 799         select PLAT_ORION
 800
 801 config PLAT_PXA
 802         bool
 803
 804 config PLAT_VERSATILE
 805         bool
 806
 807 source "arch/arm/mm/Kconfig"
 808
 809 config IWMMXT
 810         bool "Enable iWMMXt support"
 811         depends on CPU_XSCALE || CPU_XSC3 || CPU_MOHAWK || CPU_PJ4 || CPU_PJ4B
 812         default y if PXA27x || PXA3xx || ARCH_MMP || CPU_PJ4 || CPU_PJ4B
 813         help
 814           Enable support for iWMMXt context switching at run time if
 815           running on a CPU that supports it.
 816
 817 if !MMU
 818 source "arch/arm/Kconfig-nommu"
 819 endif
 820
 821 config PJ4B_ERRATA_4742
 822         bool "PJ4B Errata 4742: IDLE Wake Up Commands can Cause the CPU Core to Cease Operation"
 823         depends on CPU_PJ4B && MACH_ARMADA_370
 824         default y
 825         help
 826           When coming out of either a Wait for Interrupt (WFI) or a Wait for
 827           Event (WFE) IDLE states, a specific timing sensitivity exists between
 828           the retiring WFI/WFE instructions and the newly issued subsequent
 829           instructions.  This sensitivity can result in a CPU hang scenario.
 830           Workaround:
 831           The software must insert either a Data Synchronization Barrier (DSB)
 832           or Data Memory Barrier (DMB) command immediately after the WFI/WFE
 833           instruction
 834
 835 config ARM_ERRATA_326103
 836         bool "ARM errata: FSR write bit incorrect on a SWP to read-only memory"
 837         depends on CPU_V6
 838         help
 839           Executing a SWP instruction to read-only memory does not set bit 11
 840           of the FSR on the ARM 1136 prior to r1p0. This causes the kernel to
 841           treat the access as a read, preventing a COW from occurring and
 842           causing the faulting task to livelock.
 843
 844 config ARM_ERRATA_411920
 845         bool "ARM errata: Invalidation of the Instruction Cache operation can fail"
 846         depends on CPU_V6 || CPU_V6K
 847         help
 848           Invalidation of the Instruction Cache operation can
 849           fail. This erratum is present in 1136 (before r1p4), 1156 and 1176.
 850           It does not affect the MPCore. This option enables the ARM Ltd.
 851           recommended workaround.
 852
 853 config ARM_ERRATA_430973
 854         bool "ARM errata: Stale prediction on replaced interworking branch"
 855         depends on CPU_V7
 856         help
 857           This option enables the workaround for the 430973 Cortex-A8
 858           r1p* erratum. If a code sequence containing an ARM/Thumb
 859           interworking branch is replaced with another code sequence at the
 860           same virtual address, whether due to self-modifying code or virtual
 861           to physical address re-mapping, Cortex-A8 does not recover from the
 862           stale interworking branch prediction. This results in Cortex-A8
 863           executing the new code sequence in the incorrect ARM or Thumb state.
 864           The workaround enables the BTB/BTAC operations by setting ACTLR.IBE
 865           and also flushes the branch target cache at every context switch.
 866           Note that setting specific bits in the ACTLR register may not be
 867           available in non-secure mode.
 868
 869 config ARM_ERRATA_458693
 870         bool "ARM errata: Processor deadlock when a false hazard is created"
 871         depends on CPU_V7
 872         depends on !ARCH_MULTIPLATFORM
 873         help
 874           This option enables the workaround for the 458693 Cortex-A8 (r2p0)
 875           erratum. For very specific sequences of memory operations, it is
 876           possible for a hazard condition intended for a cache line to instead
 877           be incorrectly associated with a different cache line. This false
 878           hazard might then cause a processor deadlock. The workaround enables
 879           the L1 caching of the NEON accesses and disables the PLD instruction
 880           in the ACTLR register. Note that setting specific bits in the ACTLR
 881           register may not be available in non-secure mode.
 882
 883 config ARM_ERRATA_460075
 884         bool "ARM errata: Data written to the L2 cache can be overwritten with stale data"
 885         depends on CPU_V7
 886         depends on !ARCH_MULTIPLATFORM
 887         help
 888           This option enables the workaround for the 460075 Cortex-A8 (r2p0)
 889           erratum. Any asynchronous access to the L2 cache may encounter a
 890           situation in which recent store transactions to the L2 cache are lost
 891           and overwritten with stale memory contents from external memory. The
 892           workaround disables the write-allocate mode for the L2 cache via the
 893           ACTLR register. Note that setting specific bits in the ACTLR register
 894           may not be available in non-secure mode.
 895
 896 config ARM_ERRATA_742230
 897         bool "ARM errata: DMB operation may be faulty"
 898         depends on CPU_V7 && SMP
 899         depends on !ARCH_MULTIPLATFORM
 900         help
 901           This option enables the workaround for the 742230 Cortex-A9
 902           (r1p0..r2p2) erratum. Under rare circumstances, a DMB instruction
 903           between two write operations may not ensure the correct visibility
 904           ordering of the two writes. This workaround sets a specific bit in
 905           the diagnostic register of the Cortex-A9 which causes the DMB
 906           instruction to behave as a DSB, ensuring the correct behaviour of
 907           the two writes.
 908
 909 config ARM_ERRATA_742231
 910         bool "ARM errata: Incorrect hazard handling in the SCU may lead to data corruption"
 911         depends on CPU_V7 && SMP
 912         depends on !ARCH_MULTIPLATFORM
 913         help
 914           This option enables the workaround for the 742231 Cortex-A9
 915           (r2p0..r2p2) erratum. Under certain conditions, specific to the
 916           Cortex-A9 MPCore micro-architecture, two CPUs working in SMP mode,
 917           accessing some data located in the same cache line, may get corrupted
 918           data due to bad handling of the address hazard when the line gets
 919           replaced from one of the CPUs at the same time as another CPU is
 920           accessing it. This workaround sets specific bits in the diagnostic
 921           register of the Cortex-A9 which reduces the linefill issuing
 922           capabilities of the processor.
 923
 924 config ARM_ERRATA_643719
 925         bool "ARM errata: LoUIS bit field in CLIDR register is incorrect"
 926         depends on CPU_V7 && SMP
 927         default y
 928         help
 929           This option enables the workaround for the 643719 Cortex-A9 (prior to
 930           r1p0) erratum. On affected cores the LoUIS bit field of the CLIDR
 931           register returns zero when it should return one. The workaround
 932           corrects this value, ensuring cache maintenance operations which use
 933           it behave as intended and avoiding data corruption.
 934
 935 config ARM_ERRATA_720789
 936         bool "ARM errata: TLBIASIDIS and TLBIMVAIS operations can broadcast a faulty ASID"
 937         depends on CPU_V7
 938         help
 939           This option enables the workaround for the 720789 Cortex-A9 (prior to
 940           r2p0) erratum. A faulty ASID can be sent to the other CPUs for the
 941           broadcasted CP15 TLB maintenance operations TLBIASIDIS and TLBIMVAIS.
 942           As a consequence of this erratum, some TLB entries which should be
 943           invalidated are not, resulting in an incoherency in the system page
 944           tables. The workaround changes the TLB flushing routines to invalidate
 945           entries regardless of the ASID.
 946
 947 config ARM_ERRATA_743622
 948         bool "ARM errata: Faulty hazard checking in the Store Buffer may lead to data corruption"
 949         depends on CPU_V7
 950         depends on !ARCH_MULTIPLATFORM
 951         help
 952           This option enables the workaround for the 743622 Cortex-A9
 953           (r2p*) erratum. Under very rare conditions, a faulty
 954           optimisation in the Cortex-A9 Store Buffer may lead to data
 955           corruption. This workaround sets a specific bit in the diagnostic
 956           register of the Cortex-A9 which disables the Store Buffer
 957           optimisation, preventing the defect from occurring. This has no
 958           visible impact on the overall performance or power consumption of the
 959           processor.
 960
 961 config ARM_ERRATA_751472
 962         bool "ARM errata: Interrupted ICIALLUIS may prevent completion of broadcasted operation"
 963         depends on CPU_V7
 964         depends on !ARCH_MULTIPLATFORM
 965         help
 966           This option enables the workaround for the 751472 Cortex-A9 (prior
 967           to r3p0) erratum. An interrupted ICIALLUIS operation may prevent the
 968           completion of a following broadcasted operation if the second
 969           operation is received by a CPU before the ICIALLUIS has completed,
 970           potentially leading to corrupted entries in the cache or TLB.
 971
 972 config ARM_ERRATA_754322
 973         bool "ARM errata: possible faulty MMU translations following an ASID switch"
 974         depends on CPU_V7
 975         help
 976           This option enables the workaround for the 754322 Cortex-A9 (r2p*,
 977           r3p*) erratum. A speculative memory access may cause a page table walk
 978           which starts prior to an ASID switch but completes afterwards. This
 979           can populate the micro-TLB with a stale entry which may be hit with
 980           the new ASID. This workaround places two dsb instructions in the mm
 981           switching code so that no page table walks can cross the ASID switch.
 982
 983 config ARM_ERRATA_754327
 984         bool "ARM errata: no automatic Store Buffer drain"
 985         depends on CPU_V7 && SMP
 986         help
 987           This option enables the workaround for the 754327 Cortex-A9 (prior to
 988           r2p0) erratum. The Store Buffer does not have any automatic draining
 989           mechanism and therefore a livelock may occur if an external agent
 990           continuously polls a memory location waiting to observe an update.
 991           This workaround defines cpu_relax() as smp_mb(), preventing correctly
 992           written polling loops from denying visibility of updates to memory.
 993
 994 config ARM_ERRATA_364296
 995         bool "ARM errata: Possible cache data corruption with hit-under-miss enabled"
 996         depends on CPU_V6
 997         help
 998           This options enables the workaround for the 364296 ARM1136
 999           r0p2 erratum (possible cache data corruption with
1000           hit-under-miss enabled). It sets the undocumented bit 31 in
1001           the auxiliary control register and the FI bit in the control
1002           register, thus disabling hit-under-miss without putting the
1003           processor into full low interrupt latency mode. ARM11MPCore
1004           is not affected.
1005
1006 config ARM_ERRATA_764369
1007         bool "ARM errata: Data cache line maintenance operation by MVA may not succeed"
1008         depends on CPU_V7 && SMP
1009         help
1010           This option enables the workaround for erratum 764369
1011           affecting Cortex-A9 MPCore with two or more processors (all
1012           current revisions). Under certain timing circumstances, a data
1013           cache line maintenance operation by MVA targeting an Inner
1014           Shareable memory region may fail to proceed up to either the
1015           Point of Coherency or to the Point of Unification of the
1016           system. This workaround adds a DSB instruction before the
1017           relevant cache maintenance functions and sets a specific bit
1018           in the diagnostic control register of the SCU.
1019
1020 config ARM_ERRATA_775420
1021        bool "ARM errata: A data cache maintenance operation which aborts, might lead to deadlock"
1022        depends on CPU_V7
1023        help
1024          This option enables the workaround for the 775420 Cortex-A9 (r2p2,
1025          r2p6,r2p8,r2p10,r3p0) erratum. In case a data cache maintenance
1026          operation aborts with MMU exception, it might cause the processor
1027          to deadlock. This workaround puts DSB before executing ISB if
1028          an abort may occur on cache maintenance.
1029
1030 config ARM_ERRATA_798181
1031         bool "ARM errata: TLBI/DSB failure on Cortex-A15"
1032         depends on CPU_V7 && SMP
1033         help
1034           On Cortex-A15 (r0p0..r3p2) the TLBI*IS/DSB operations are not
1035           adequately shooting down all use of the old entries. This
1036           option enables the Linux kernel workaround for this erratum
1037           which sends an IPI to the CPUs that are running the same ASID
1038           as the one being invalidated.
1039
1040 config ARM_ERRATA_773022
1041         bool "ARM errata: incorrect instructions may be executed from loop buffer"
1042         depends on CPU_V7
1043         help
1044           This option enables the workaround for the 773022 Cortex-A15
1045           (up to r0p4) erratum. In certain rare sequences of code, the
1046           loop buffer may deliver incorrect instructions. This
1047           workaround disables the loop buffer to avoid the erratum.
1048
1049 config ARM_ERRATA_818325_852422
1050         bool "ARM errata: A12: some seqs of opposed cond code instrs => deadlock or corruption"
1051         depends on CPU_V7
1052         help
1053           This option enables the workaround for:
1054           - Cortex-A12 818325: Execution of an UNPREDICTABLE STR or STM
1055             instruction might deadlock.  Fixed in r0p1.
1056           - Cortex-A12 852422: Execution of a sequence of instructions might
1057             lead to either a data corruption or a CPU deadlock.  Not fixed in
1058             any Cortex-A12 cores yet.
1059           This workaround for all both errata involves setting bit[12] of the
1060           Feature Register. This bit disables an optimisation applied to a
1061           sequence of 2 instructions that use opposing condition codes.
1062
1063 config ARM_ERRATA_821420
1064         bool "ARM errata: A12: sequence of VMOV to core registers might lead to a dead lock"
1065         depends on CPU_V7
1066         help
1067           This option enables the workaround for the 821420 Cortex-A12
1068           (all revs) erratum. In very rare timing conditions, a sequence
1069           of VMOV to Core registers instructions, for which the second
1070           one is in the shadow of a branch or abort, can lead to a
1071           deadlock when the VMOV instructions are issued out-of-order.
1072
1073 config ARM_ERRATA_825619
1074         bool "ARM errata: A12: DMB NSHST/ISHST mixed ... might cause deadlock"
1075         depends on CPU_V7
1076         help
1077           This option enables the workaround for the 825619 Cortex-A12
1078           (all revs) erratum. Within rare timing constraints, executing a
1079           DMB NSHST or DMB ISHST instruction followed by a mix of Cacheable
1080           and Device/Strongly-Ordered loads and stores might cause deadlock
1081
1082 config ARM_ERRATA_857271
1083         bool "ARM errata: A12: CPU might deadlock under some very rare internal conditions"
1084         depends on CPU_V7
1085         help
1086           This option enables the workaround for the 857271 Cortex-A12
1087           (all revs) erratum. Under very rare timing conditions, the CPU might
1088           hang. The workaround is expected to have a < 1% performance impact.
1089
1090 config ARM_ERRATA_852421
1091         bool "ARM errata: A17: DMB ST might fail to create order between stores"
1092         depends on CPU_V7
1093         help
1094           This option enables the workaround for the 852421 Cortex-A17
1095           (r1p0, r1p1, r1p2) erratum. Under very rare timing conditions,
1096           execution of a DMB ST instruction might fail to properly order
1097           stores from GroupA and stores from GroupB.
1098
1099 config ARM_ERRATA_852423
1100         bool "ARM errata: A17: some seqs of opposed cond code instrs => deadlock or corruption"
1101         depends on CPU_V7
1102         help
1103           This option enables the workaround for:
1104           - Cortex-A17 852423: Execution of a sequence of instructions might
1105             lead to either a data corruption or a CPU deadlock.  Not fixed in
1106             any Cortex-A17 cores yet.
1107           This is identical to Cortex-A12 erratum 852422.  It is a separate
1108           config option from the A12 erratum due to the way errata are checked
1109           for and handled.
1110
1111 config ARM_ERRATA_857272
1112         bool "ARM errata: A17: CPU might deadlock under some very rare internal conditions"
1113         depends on CPU_V7
1114         help
1115           This option enables the workaround for the 857272 Cortex-A17 erratum.
1116           This erratum is not known to be fixed in any A17 revision.
1117           This is identical to Cortex-A12 erratum 857271.  It is a separate
1118           config option from the A12 erratum due to the way errata are checked
1119           for and handled.
1120
1121 endmenu
1122
1123 source "arch/arm/common/Kconfig"
1124
1125 menu "Bus support"
1126
1127 config ISA
1128         bool
1129         help
1130           Find out whether you have ISA slots on your motherboard.  ISA is the
1131           name of a bus system, i.e. the way the CPU talks to the other stuff
1132           inside your box.  Other bus systems are PCI, EISA, MicroChannel
1133           (MCA) or VESA.  ISA is an older system, now being displaced by PCI;
1134           newer boards don't support it.  If you have ISA, say Y, otherwise N.
1135
1136 # Select ISA DMA controller support
1137 config ISA_DMA
1138         bool
1139         select ISA_DMA_API
1140
1141 # Select ISA DMA interface
1142 config ISA_DMA_API
1143         bool
1144
1145 config PCI_NANOENGINE
1146         bool "BSE nanoEngine PCI support"
1147         depends on SA1100_NANOENGINE
1148         help
1149           Enable PCI on the BSE nanoEngine board.
1150
1151 config PCI_HOST_ITE8152
1152         bool
1153         depends on PCI && MACH_ARMCORE
1154         default y
1155         select DMABOUNCE
1156
1157 config ARM_ERRATA_814220
1158         bool "ARM errata: Cache maintenance by set/way operations can execute out of order"
1159         depends on CPU_V7
1160         help
1161           The v7 ARM states that all cache and branch predictor maintenance
1162           operations that do not specify an address execute, relative to
1163           each other, in program order.
1164           However, because of this erratum, an L2 set/way cache maintenance
1165           operation can overtake an L1 set/way cache maintenance operation.
1166           This ERRATA only affected the Cortex-A7 and present in r0p2, r0p3,
1167           r0p4, r0p5.
1168
1169 endmenu
1170
1171 menu "Kernel Features"
1172
1173 config HAVE_SMP
1174         bool
1175         help
1176           This option should be selected by machines which have an SMP-
1177           capable CPU.
1178
1179           The only effect of this option is to make the SMP-related
1180           options available to the user for configuration.
1181
1182 config SMP
1183         bool "Symmetric Multi-Processing"
1184         depends on CPU_V6K || CPU_V7
1185         depends on GENERIC_CLOCKEVENTS
1186         depends on HAVE_SMP
1187         depends on MMU || ARM_MPU
1188         select IRQ_WORK
1189         help
1190           This enables support for systems with more than one CPU. If you have
1191           a system with only one CPU, say N. If you have a system with more
1192           than one CPU, say Y.
1193
1194           If you say N here, the kernel will run on uni- and multiprocessor
1195           machines, but will use only one CPU of a multiprocessor machine. If
1196           you say Y here, the kernel will run on many, but not all,
1197           uniprocessor machines. On a uniprocessor machine, the kernel
1198           will run faster if you say N here.
1199
1200           See also <file:Documentation/x86/i386/IO-APIC.rst>,
1201           <file:Documentation/admin-guide/lockup-watchdogs.rst> and the SMP-HOWTO available at
1202           <http://tldp.org/HOWTO/SMP-HOWTO.html>.
1203
1204           If you don't know what to do here, say N.
1205
1206 config SMP_ON_UP
1207         bool "Allow booting SMP kernel on uniprocessor systems"
1208         depends on SMP && !XIP_KERNEL && MMU
1209         default y
1210         help
1211           SMP kernels contain instructions which fail on non-SMP processors.
1212           Enabling this option allows the kernel to modify itself to make
1213           these instructions safe.  Disabling it allows about 1K of space
1214           savings.
1215
1216           If you don't know what to do here, say Y.
1217
1218 config ARM_CPU_TOPOLOGY
1219         bool "Support cpu topology definition"
1220         depends on SMP && CPU_V7
1221         default y
1222         help
1223           Support ARM cpu topology definition. The MPIDR register defines
1224           affinity between processors which is then used to describe the cpu
1225           topology of an ARM System.
1226
1227 config SCHED_MC
1228         bool "Multi-core scheduler support"
1229         depends on ARM_CPU_TOPOLOGY
1230         help
1231           Multi-core scheduler support improves the CPU scheduler's decision
1232           making when dealing with multi-core CPU chips at a cost of slightly
1233           increased overhead in some places. If unsure say N here.
1234
1235 config SCHED_SMT
1236         bool "SMT scheduler support"
1237         depends on ARM_CPU_TOPOLOGY
1238         help
1239           Improves the CPU scheduler's decision making when dealing with
1240           MultiThreading at a cost of slightly increased overhead in some
1241           places. If unsure say N here.
1242
1243 config HAVE_ARM_SCU
1244         bool
1245         help
1246           This option enables support for the ARM snoop control unit
1247
1248 config HAVE_ARM_ARCH_TIMER
1249         bool "Architected timer support"
1250         depends on CPU_V7
1251         select ARM_ARCH_TIMER
1252         help
1253           This option enables support for the ARM architected timer
1254
1255 config HAVE_ARM_TWD
1256         bool
1257         help
1258           This options enables support for the ARM timer and watchdog unit
1259
1260 config MCPM
1261         bool "Multi-Cluster Power Management"
1262         depends on CPU_V7 && SMP
1263         help
1264           This option provides the common power management infrastructure
1265           for (multi-)cluster based systems, such as big.LITTLE based
1266           systems.
1267
1268 config MCPM_QUAD_CLUSTER
1269         bool
1270         depends on MCPM
1271         help
1272           To avoid wasting resources unnecessarily, MCPM only supports up
1273           to 2 clusters by default.
1274           Platforms with 3 or 4 clusters that use MCPM must select this
1275           option to allow the additional clusters to be managed.
1276
1277 config BIG_LITTLE
1278         bool "big.LITTLE support (Experimental)"
1279         depends on CPU_V7 && SMP
1280         select MCPM
1281         help
1282           This option enables support selections for the big.LITTLE
1283           system architecture.
1284
1285 config BL_SWITCHER
1286         bool "big.LITTLE switcher support"
1287         depends on BIG_LITTLE && MCPM && HOTPLUG_CPU && ARM_GIC
1288         select CPU_PM
1289         help
1290           The big.LITTLE "switcher" provides the core functionality to
1291           transparently handle transition between a cluster of A15's
1292           and a cluster of A7's in a big.LITTLE system.
1293
1294 config BL_SWITCHER_DUMMY_IF
1295         tristate "Simple big.LITTLE switcher user interface"
1296         depends on BL_SWITCHER && DEBUG_KERNEL
1297         help
1298           This is a simple and dummy char dev interface to control
1299           the big.LITTLE switcher core code.  It is meant for
1300           debugging purposes only.
1301
1302 choice
1303         prompt "Memory split"
1304         depends on MMU
1305         default VMSPLIT_3G
1306         help
1307           Select the desired split between kernel and user memory.
1308
1309           If you are not absolutely sure what you are doing, leave this
1310           option alone!
1311
1312         config VMSPLIT_3G
1313                 bool "3G/1G user/kernel split"
1314         config VMSPLIT_3G_OPT
1315                 depends on !ARM_LPAE
1316                 bool "3G/1G user/kernel split (for full 1G low memory)"
1317         config VMSPLIT_2G
1318                 bool "2G/2G user/kernel split"
1319         config VMSPLIT_1G
1320                 bool "1G/3G user/kernel split"
1321 endchoice
1322
1323 config PAGE_OFFSET
1324         hex
1325         default PHYS_OFFSET if !MMU
1326         default 0x40000000 if VMSPLIT_1G
1327         default 0x80000000 if VMSPLIT_2G
1328         default 0xB0000000 if VMSPLIT_3G_OPT
1329         default 0xC0000000
1330
1331 config NR_CPUS
1332         int "Maximum number of CPUs (2-32)"
1333         range 2 32
1334         depends on SMP
1335         default "4"
1336
1337 config HOTPLUG_CPU
1338         bool "Support for hot-pluggable CPUs"
1339         depends on SMP
1340         select GENERIC_IRQ_MIGRATION
1341         help
1342           Say Y here to experiment with turning CPUs off and on.  CPUs
1343           can be controlled through /sys/devices/system/cpu.
1344
1345 config ARM_PSCI
1346         bool "Support for the ARM Power State Coordination Interface (PSCI)"
1347         depends on HAVE_ARM_SMCCC
1348         select ARM_PSCI_FW
1349         help
1350           Say Y here if you want Linux to communicate with system firmware
1351           implementing the PSCI specification for CPU-centric power
1352           management operations described in ARM document number ARM DEN
1353           0022A ("Power State Coordination Interface System Software on
1354           ARM processors").
1355
1356 # The GPIO number here must be sorted by descending number. In case of
1357 # a multiplatform kernel, we just want the highest value required by the
1358 # selected platforms.
1359 config ARCH_NR_GPIO
1360         int
1361         default 2048 if ARCH_SOCFPGA
1362         default 1024 if ARCH_BRCMSTB || ARCH_RENESAS || ARCH_TEGRA || \
1363                 ARCH_ZYNQ || ARCH_ASPEED
1364         default 512 if ARCH_EXYNOS || ARCH_KEYSTONE || SOC_OMAP5 || \
1365                 SOC_DRA7XX || ARCH_S3C24XX || ARCH_S3C64XX || ARCH_S5PV210
1366         default 416 if ARCH_SUNXI
1367         default 392 if ARCH_U8500
1368         default 352 if ARCH_VT8500
1369         default 288 if ARCH_ROCKCHIP
1370         default 264 if MACH_H4700
1371         default 0
1372         help
1373           Maximum number of GPIOs in the system.
1374
1375           If unsure, leave the default value.
1376
1377 config HZ_FIXED
1378         int
1379         default 200 if ARCH_EBSA110
1380         default 128 if SOC_AT91RM9200
1381         default 0
1382
1383 choice
1384         depends on HZ_FIXED = 0
1385         prompt "Timer frequency"
1386
1387 config HZ_100
1388         bool "100 Hz"
1389
1390 config HZ_200
1391         bool "200 Hz"
1392
1393 config HZ_250
1394         bool "250 Hz"
1395
1396 config HZ_300
1397         bool "300 Hz"
1398
1399 config HZ_500
1400         bool "500 Hz"
1401
1402 config HZ_1000
1403         bool "1000 Hz"
1404
1405 endchoice
1406
1407 config HZ
1408         int
1409         default HZ_FIXED if HZ_FIXED != 0
1410         default 100 if HZ_100
1411         default 200 if HZ_200
1412         default 250 if HZ_250
1413         default 300 if HZ_300
1414         default 500 if HZ_500
1415         default 1000
1416
1417 config SCHED_HRTICK
1418         def_bool HIGH_RES_TIMERS
1419
1420 config THUMB2_KERNEL
1421         bool "Compile the kernel in Thumb-2 mode" if !CPU_THUMBONLY
1422         depends on (CPU_V7 || CPU_V7M) && !CPU_V6 && !CPU_V6K
1423         default y if CPU_THUMBONLY
1424         select ARM_UNWIND
1425         help
1426           By enabling this option, the kernel will be compiled in
1427           Thumb-2 mode.
1428
1429           If unsure, say N.
1430
1431 config THUMB2_AVOID_R_ARM_THM_JUMP11
1432         bool "Work around buggy Thumb-2 short branch relocations in gas"
1433         depends on THUMB2_KERNEL && MODULES
1434         default y
1435         help
1436           Various binutils versions can resolve Thumb-2 branches to
1437           locally-defined, preemptible global symbols as short-range "b.n"
1438           branch instructions.
1439
1440           This is a problem, because there's no guarantee the final
1441           destination of the symbol, or any candidate locations for a
1442           trampoline, are within range of the branch.  For this reason, the
1443           kernel does not support fixing up the R_ARM_THM_JUMP11 (102)
1444           relocation in modules at all, and it makes little sense to add
1445           support.
1446
1447           The symptom is that the kernel fails with an "unsupported
1448           relocation" error when loading some modules.
1449
1450           Until fixed tools are available, passing
1451           -fno-optimize-sibling-calls to gcc should prevent gcc generating
1452           code which hits this problem, at the cost of a bit of extra runtime
1453           stack usage in some cases.
1454
1455           The problem is described in more detail at:
1456               https://bugs.launchpad.net/binutils-linaro/+bug/725126
1457
1458           Only Thumb-2 kernels are affected.
1459
1460           Unless you are sure your tools don't have this problem, say Y.
1461
1462 config ARM_PATCH_IDIV
1463         bool "Runtime patch udiv/sdiv instructions into __aeabi_{u}idiv()"
1464         depends on CPU_32v7 && !XIP_KERNEL
1465         default y
1466         help
1467           The ARM compiler inserts calls to __aeabi_idiv() and
1468           __aeabi_uidiv() when it needs to perform division on signed
1469           and unsigned integers. Some v7 CPUs have support for the sdiv
1470           and udiv instructions that can be used to implement those
1471           functions.
1472
1473           Enabling this option allows the kernel to modify itself to
1474           replace the first two instructions of these library functions
1475           with the sdiv or udiv plus "bx lr" instructions when the CPU
1476           it is running on supports them. Typically this will be faster
1477           and less power intensive than running the original library
1478           code to do integer division.
1479
1480 config AEABI
1481         bool "Use the ARM EABI to compile the kernel" if !CPU_V7 && \
1482                 !CPU_V7M && !CPU_V6 && !CPU_V6K && !CC_IS_CLANG
1483         default CPU_V7 || CPU_V7M || CPU_V6 || CPU_V6K || CC_IS_CLANG
1484         help
1485           This option allows for the kernel to be compiled using the latest
1486           ARM ABI (aka EABI).  This is only useful if you are using a user
1487           space environment that is also compiled with EABI.
1488
1489           Since there are major incompatibilities between the legacy ABI and
1490           EABI, especially with regard to structure member alignment, this
1491           option also changes the kernel syscall calling convention to
1492           disambiguate both ABIs and allow for backward compatibility support
1493           (selected with CONFIG_OABI_COMPAT).
1494
1495           To use this you need GCC version 4.0.0 or later.
1496
1497 config OABI_COMPAT
1498         bool "Allow old ABI binaries to run with this kernel (EXPERIMENTAL)"
1499         depends on AEABI && !THUMB2_KERNEL
1500         help
1501           This option preserves the old syscall interface along with the
1502           new (ARM EABI) one. It also provides a compatibility layer to
1503           intercept syscalls that have structure arguments which layout
1504           in memory differs between the legacy ABI and the new ARM EABI
1505           (only for non "thumb" binaries). This option adds a tiny
1506           overhead to all syscalls and produces a slightly larger kernel.
1507
1508           The seccomp filter system will not be available when this is
1509           selected, since there is no way yet to sensibly distinguish
1510           between calling conventions during filtering.
1511
1512           If you know you'll be using only pure EABI user space then you
1513           can say N here. If this option is not selected and you attempt
1514           to execute a legacy ABI binary then the result will be
1515           UNPREDICTABLE (in fact it can be predicted that it won't work
1516           at all). If in doubt say N.
1517
1518 config ARCH_HAS_HOLES_MEMORYMODEL
1519         bool
1520
1521 config ARCH_SELECT_MEMORY_MODEL
1522         bool
1523
1524 config ARCH_FLATMEM_ENABLE
1525         bool
1526
1527 config ARCH_SPARSEMEM_ENABLE
1528         bool
1529         select SPARSEMEM_STATIC if SPARSEMEM
1530
1531 config HAVE_ARCH_PFN_VALID
1532         def_bool ARCH_HAS_HOLES_MEMORYMODEL || !SPARSEMEM
1533
1534 config HIGHMEM
1535         bool "High Memory Support"
1536         depends on MMU
1537         help
1538           The address space of ARM processors is only 4 Gigabytes large
1539           and it has to accommodate user address space, kernel address
1540           space as well as some memory mapped IO. That means that, if you
1541           have a large amount of physical memory and/or IO, not all of the
1542           memory can be "permanently mapped" by the kernel. The physical
1543           memory that is not permanently mapped is called "high memory".
1544
1545           Depending on the selected kernel/user memory split, minimum
1546           vmalloc space and actual amount of RAM, you may not need this
1547           option which should result in a slightly faster kernel.
1548
1549           If unsure, say n.
1550
1551 config HIGHPTE
1552         bool "Allocate 2nd-level pagetables from highmem" if EXPERT
1553         depends on HIGHMEM
1554         default y
1555         help
1556           The VM uses one page of physical memory for each page table.
1557           For systems with a lot of processes, this can use a lot of
1558           precious low memory, eventually leading to low memory being
1559           consumed by page tables.  Setting this option will allow
1560           user-space 2nd level page tables to reside in high memory.
1561
1562 config CPU_SW_DOMAIN_PAN
1563         bool "Enable use of CPU domains to implement privileged no-access"
1564         depends on MMU && !ARM_LPAE
1565         default y
1566         help
1567           Increase kernel security by ensuring that normal kernel accesses
1568           are unable to access userspace addresses.  This can help prevent
1569           use-after-free bugs becoming an exploitable privilege escalation
1570           by ensuring that magic values (such as LIST_POISON) will always
1571           fault when dereferenced.
1572
1573           CPUs with low-vector mappings use a best-efforts implementation.
1574           Their lower 1MB needs to remain accessible for the vectors, but
1575           the remainder of userspace will become appropriately inaccessible.
1576
1577 config HW_PERF_EVENTS
1578         def_bool y
1579         depends on ARM_PMU
1580
1581 config SYS_SUPPORTS_HUGETLBFS
1582        def_bool y
1583        depends on ARM_LPAE
1584
1585 config HAVE_ARCH_TRANSPARENT_HUGEPAGE
1586        def_bool y
1587        depends on ARM_LPAE
1588
1589 config ARCH_WANT_GENERAL_HUGETLB
1590         def_bool y
1591
1592 config ARM_MODULE_PLTS
1593         bool "Use PLTs to allow module memory to spill over into vmalloc area"
1594         depends on MODULES
1595         default y
1596         help
1597           Allocate PLTs when loading modules so that jumps and calls whose
1598           targets are too far away for their relative offsets to be encoded
1599           in the instructions themselves can be bounced via veneers in the
1600           module's PLT. This allows modules to be allocated in the generic
1601           vmalloc area after the dedicated module memory area has been
1602           exhausted. The modules will use slightly more memory, but after
1603           rounding up to page size, the actual memory footprint is usually
1604           the same.
1605
1606           Disabling this is usually safe for small single-platform
1607           configurations. If unsure, say y.
1608
1609 config FORCE_MAX_ZONEORDER
1610         int "Maximum zone order"
1611         default "12" if SOC_AM33XX
1612         default "9" if SA1111 || ARCH_EFM32
1613         default "11"
1614         help
1615           The kernel memory allocator divides physically contiguous memory
1616           blocks into "zones", where each zone is a power of two number of
1617           pages.  This option selects the largest power of two that the kernel
1618           keeps in the memory allocator.  If you need to allocate very large
1619           blocks of physically contiguous memory, then you may need to
1620           increase this value.
1621
1622           This config option is actually maximum order plus one. For example,
1623           a value of 11 means that the largest free memory block is 2^10 pages.
1624
1625 config ALIGNMENT_TRAP
1626         bool
1627         depends on CPU_CP15_MMU
1628         default y if !ARCH_EBSA110
1629         select HAVE_PROC_CPU if PROC_FS
1630         help
1631           ARM processors cannot fetch/store information which is not
1632           naturally aligned on the bus, i.e., a 4 byte fetch must start at an
1633           address divisible by 4. On 32-bit ARM processors, these non-aligned
1634           fetch/store instructions will be emulated in software if you say
1635           here, which has a severe performance impact. This is necessary for
1636           correct operation of some network protocols. With an IP-only
1637           configuration it is safe to say N, otherwise say Y.
1638
1639 config UACCESS_WITH_MEMCPY
1640         bool "Use kernel mem{cpy,set}() for {copy_to,clear}_user()"
1641         depends on MMU
1642         default y if CPU_FEROCEON
1643         help
1644           Implement faster copy_to_user and clear_user methods for CPU
1645           cores where a 8-word STM instruction give significantly higher
1646           memory write throughput than a sequence of individual 32bit stores.
1647
1648           A possible side effect is a slight increase in scheduling latency
1649           between threads sharing the same address space if they invoke
1650           such copy operations with large buffers.
1651
1652           However, if the CPU data cache is using a write-allocate mode,
1653           this option is unlikely to provide any performance gain.
1654
1655 config SECCOMP
1656         bool
1657         prompt "Enable seccomp to safely compute untrusted bytecode"
1658         ---help---
1659           This kernel feature is useful for number crunching applications
1660           that may need to compute untrusted bytecode during their
1661           execution. By using pipes or other transports made available to
1662           the process as file descriptors supporting the read/write
1663           syscalls, it's possible to isolate those applications in
1664           their own address space using seccomp. Once seccomp is
1665           enabled via prctl(PR_SET_SECCOMP), it cannot be disabled
1666           and the task is only allowed to execute a few safe syscalls
1667           defined by each seccomp mode.
1668
1669 config PARAVIRT
1670         bool "Enable paravirtualization code"
1671         help
1672           This changes the kernel so it can modify itself when it is run
1673           under a hypervisor, potentially improving performance significantly
1674           over full virtualization.
1675
1676 config PARAVIRT_TIME_ACCOUNTING
1677         bool "Paravirtual steal time accounting"
1678         select PARAVIRT
1679         help
1680           Select this option to enable fine granularity task steal time
1681           accounting. Time spent executing other tasks in parallel with
1682           the current vCPU is discounted from the vCPU power. To account for
1683           that, there can be a small performance impact.
1684
1685           If in doubt, say N here.
1686
1687 config XEN_DOM0
1688         def_bool y
1689         depends on XEN
1690
1691 config XEN
1692         bool "Xen guest support on ARM"
1693         depends on ARM && AEABI && OF
1694         depends on CPU_V7 && !CPU_V6
1695         depends on !GENERIC_ATOMIC64
1696         depends on MMU
1697         select ARCH_DMA_ADDR_T_64BIT
1698         select ARM_PSCI
1699         select SWIOTLB
1700         select SWIOTLB_XEN
1701         select PARAVIRT
1702         help
1703           Say Y if you want to run Linux in a Virtual Machine on Xen on ARM.
1704
1705 config STACKPROTECTOR_PER_TASK
1706         bool "Use a unique stack canary value for each task"
1707         depends on GCC_PLUGINS && STACKPROTECTOR && SMP && !XIP_DEFLATED_DATA
1708         select GCC_PLUGIN_ARM_SSP_PER_TASK
1709         default y
1710         help
1711           Due to the fact that GCC uses an ordinary symbol reference from
1712           which to load the value of the stack canary, this value can only
1713           change at reboot time on SMP systems, and all tasks running in the
1714           kernel's address space are forced to use the same canary value for
1715           the entire duration that the system is up.
1716
1717           Enable this option to switch to a different method that uses a
1718           different canary value for each task.
1719
1720 endmenu
1721
1722 menu "Boot options"
1723
1724 config USE_OF
1725         bool "Flattened Device Tree support"
1726         select IRQ_DOMAIN
1727         select OF
1728         help
1729           Include support for flattened device tree machine descriptions.
1730
1731 config ATAGS
1732         bool "Support for the traditional ATAGS boot data passing" if USE_OF
1733         default y
1734         help
1735           This is the traditional way of passing data to the kernel at boot
1736           time. If you are solely relying on the flattened device tree (or
1737           the ARM_ATAG_DTB_COMPAT option) then you may unselect this option
1738           to remove ATAGS support from your kernel binary.  If unsure,
1739           leave this to y.
1740
1741 config DEPRECATED_PARAM_STRUCT
1742         bool "Provide old way to pass kernel parameters"
1743         depends on ATAGS
1744         help
1745           This was deprecated in 2001 and announced to live on for 5 years.
1746           Some old boot loaders still use this way.
1747
1748 # Compressed boot loader in ROM.  Yes, we really want to ask about
1749 # TEXT and BSS so we preserve their values in the config files.
1750 config ZBOOT_ROM_TEXT
1751         hex "Compressed ROM boot loader base address"
1752         default "0"
1753         help
1754           The physical address at which the ROM-able zImage is to be
1755           placed in the target.  Platforms which normally make use of
1756           ROM-able zImage formats normally set this to a suitable
1757           value in their defconfig file.
1758
1759           If ZBOOT_ROM is not enabled, this has no effect.
1760
1761 config ZBOOT_ROM_BSS
1762         hex "Compressed ROM boot loader BSS address"
1763         default "0"
1764         help
1765           The base address of an area of read/write memory in the target
1766           for the ROM-able zImage which must be available while the
1767           decompressor is running. It must be large enough to hold the
1768           entire decompressed kernel plus an additional 128 KiB.
1769           Platforms which normally make use of ROM-able zImage formats
1770           normally set this to a suitable value in their defconfig file.
1771
1772           If ZBOOT_ROM is not enabled, this has no effect.
1773
1774 config ZBOOT_ROM
1775         bool "Compressed boot loader in ROM/flash"
1776         depends on ZBOOT_ROM_TEXT != ZBOOT_ROM_BSS
1777         depends on !ARM_APPENDED_DTB && !XIP_KERNEL && !AUTO_ZRELADDR
1778         help
1779           Say Y here if you intend to execute your compressed kernel image
1780           (zImage) directly from ROM or flash.  If unsure, say N.
1781
1782 config ARM_APPENDED_DTB
1783         bool "Use appended device tree blob to zImage (EXPERIMENTAL)"
1784         depends on OF
1785         help
1786           With this option, the boot code will look for a device tree binary
1787           (DTB) appended to zImage
1788           (e.g. cat zImage <filename>.dtb > zImage_w_dtb).
1789
1790           This is meant as a backward compatibility convenience for those
1791           systems with a bootloader that can't be upgraded to accommodate
1792           the documented boot protocol using a device tree.
1793
1794           Beware that there is very little in terms of protection against
1795           this option being confused by leftover garbage in memory that might
1796           look like a DTB header after a reboot if no actual DTB is appended
1797           to zImage.  Do not leave this option active in a production kernel
1798           if you don't intend to always append a DTB.  Proper passing of the
1799           location into r2 of a bootloader provided DTB is always preferable
1800           to this option.
1801
1802 config ARM_ATAG_DTB_COMPAT
1803         bool "Supplement the appended DTB with traditional ATAG information"
1804         depends on ARM_APPENDED_DTB
1805         help
1806           Some old bootloaders can't be updated to a DTB capable one, yet
1807           they provide ATAGs with memory configuration, the ramdisk address,
1808           the kernel cmdline string, etc.  Such information is dynamically
1809           provided by the bootloader and can't always be stored in a static
1810           DTB.  To allow a device tree enabled kernel to be used with such
1811           bootloaders, this option allows zImage to extract the information
1812           from the ATAG list and store it at run time into the appended DTB.
1813
1814 choice
1815         prompt "Kernel command line type" if ARM_ATAG_DTB_COMPAT
1816         default ARM_ATAG_DTB_COMPAT_CMDLINE_FROM_BOOTLOADER
1817
1818 config ARM_ATAG_DTB_COMPAT_CMDLINE_FROM_BOOTLOADER
1819         bool "Use bootloader kernel arguments if available"
1820         help
1821           Uses the command-line options passed by the boot loader instead of
1822           the device tree bootargs property. If the boot loader doesn't provide
1823           any, the device tree bootargs property will be used.
1824
1825 config ARM_ATAG_DTB_COMPAT_CMDLINE_EXTEND
1826         bool "Extend with bootloader kernel arguments"
1827         help
1828           The command-line arguments provided by the boot loader will be
1829           appended to the the device tree bootargs property.
1830
1831 endchoice
1832
1833 config CMDLINE
1834         string "Default kernel command string"
1835         default ""
1836         help
1837           On some architectures (EBSA110 and CATS), there is currently no way
1838           for the boot loader to pass arguments to the kernel. For these
1839           architectures, you should supply some command-line options at build
1840           time by entering them here. As a minimum, you should specify the
1841           memory size and the root device (e.g., mem=64M root=/dev/nfs).
1842
1843 choice
1844         prompt "Kernel command line type" if CMDLINE != ""
1845         default CMDLINE_FROM_BOOTLOADER
1846         depends on ATAGS
1847
1848 config CMDLINE_FROM_BOOTLOADER
1849         bool "Use bootloader kernel arguments if available"
1850         help
1851           Uses the command-line options passed by the boot loader. If
1852           the boot loader doesn't provide any, the default kernel command
1853           string provided in CMDLINE will be used.
1854
1855 config CMDLINE_EXTEND
1856         bool "Extend bootloader kernel arguments"
1857         help
1858           The command-line arguments provided by the boot loader will be
1859           appended to the default kernel command string.
1860
1861 config CMDLINE_FORCE
1862         bool "Always use the default kernel command string"
1863         help
1864           Always use the default kernel command string, even if the boot
1865           loader passes other arguments to the kernel.
1866           This is useful if you cannot or don't want to change the
1867           command-line options your boot loader passes to the kernel.
1868 endchoice
1869
1870 config XIP_KERNEL
1871         bool "Kernel Execute-In-Place from ROM"
1872         depends on !ARM_LPAE && !ARCH_MULTIPLATFORM
1873         help
1874           Execute-In-Place allows the kernel to run from non-volatile storage
1875           directly addressable by the CPU, such as NOR flash. This saves RAM
1876           space since the text section of the kernel is not loaded from flash
1877           to RAM.  Read-write sections, such as the data section and stack,
1878           are still copied to RAM.  The XIP kernel is not compressed since
1879           it has to run directly from flash, so it will take more space to
1880           store it.  The flash address used to link the kernel object files,
1881           and for storing it, is configuration dependent. Therefore, if you
1882           say Y here, you must know the proper physical address where to
1883           store the kernel image depending on your own flash memory usage.
1884
1885           Also note that the make target becomes "make xipImage" rather than
1886           "make zImage" or "make Image".  The final kernel binary to put in
1887           ROM memory will be arch/arm/boot/xipImage.
1888
1889           If unsure, say N.
1890
1891 config XIP_PHYS_ADDR
1892         hex "XIP Kernel Physical Location"
1893         depends on XIP_KERNEL
1894         default "0x00080000"
1895         help
1896           This is the physical address in your flash memory the kernel will
1897           be linked for and stored to.  This address is dependent on your
1898           own flash usage.
1899
1900 config XIP_DEFLATED_DATA
1901         bool "Store kernel .data section compressed in ROM"
1902         depends on XIP_KERNEL
1903         select ZLIB_INFLATE
1904         help
1905           Before the kernel is actually executed, its .data section has to be
1906           copied to RAM from ROM. This option allows for storing that data
1907           in compressed form and decompressed to RAM rather than merely being
1908           copied, saving some precious ROM space. A possible drawback is a
1909           slightly longer boot delay.
1910
1911 config KEXEC
1912         bool "Kexec system call (EXPERIMENTAL)"
1913         depends on (!SMP || PM_SLEEP_SMP)
1914         depends on MMU
1915         select KEXEC_CORE
1916         help
1917           kexec is a system call that implements the ability to shutdown your
1918           current kernel, and to start another kernel.  It is like a reboot
1919           but it is independent of the system firmware.   And like a reboot
1920           you can start any kernel with it, not just Linux.
1921
1922           It is an ongoing process to be certain the hardware in a machine
1923           is properly shutdown, so do not be surprised if this code does not
1924           initially work for you.
1925
1926 config ATAGS_PROC
1927         bool "Export atags in procfs"
1928         depends on ATAGS && KEXEC
1929         default y
1930         help
1931           Should the atags used to boot the kernel be exported in an "atags"
1932           file in procfs. Useful with kexec.
1933
1934 config CRASH_DUMP
1935         bool "Build kdump crash kernel (EXPERIMENTAL)"
1936         help
1937           Generate crash dump after being started by kexec. This should
1938           be normally only set in special crash dump kernels which are
1939           loaded in the main kernel with kexec-tools into a specially
1940           reserved region and then later executed after a crash by
1941           kdump/kexec. The crash dump kernel must be compiled to a
1942           memory address not used by the main kernel
1943
1944           For more details see Documentation/admin-guide/kdump/kdump.rst
1945
1946 config AUTO_ZRELADDR
1947         bool "Auto calculation of the decompressed kernel image address"
1948         help
1949           ZRELADDR is the physical address where the decompressed kernel
1950           image will be placed. If AUTO_ZRELADDR is selected, the address
1951           will be determined at run-time by masking the current IP with
1952           0xf8000000. This assumes the zImage being placed in the first 128MB
1953           from start of memory.
1954
1955 config EFI_STUB
1956         bool
1957
1958 config EFI
1959         bool "UEFI runtime support"
1960         depends on OF && !CPU_BIG_ENDIAN && MMU && AUTO_ZRELADDR && !XIP_KERNEL
1961         select UCS2_STRING
1962         select EFI_PARAMS_FROM_FDT
1963         select EFI_STUB
1964         select EFI_GENERIC_STUB
1965         select EFI_RUNTIME_WRAPPERS
1966         ---help---
1967           This option provides support for runtime services provided
1968           by UEFI firmware (such as non-volatile variables, realtime
1969           clock, and platform reset). A UEFI stub is also provided to
1970           allow the kernel to be booted as an EFI application. This
1971           is only useful for kernels that may run on systems that have
1972           UEFI firmware.
1973
1974 config DMI
1975         bool "Enable support for SMBIOS (DMI) tables"
1976         depends on EFI
1977         default y
1978         help
1979           This enables SMBIOS/DMI feature for systems.
1980
1981           This option is only useful on systems that have UEFI firmware.
1982           However, even with this option, the resultant kernel should
1983           continue to boot on existing non-UEFI platforms.
1984
1985           NOTE: This does *NOT* enable or encourage the use of DMI quirks,
1986           i.e., the the practice of identifying the platform via DMI to
1987           decide whether certain workarounds for buggy hardware and/or
1988           firmware need to be enabled. This would require the DMI subsystem
1989           to be enabled much earlier than we do on ARM, which is non-trivial.
1990
1991 endmenu
1992
1993 menu "CPU Power Management"
1994
1995 source "drivers/cpufreq/Kconfig"
1996
1997 source "drivers/cpuidle/Kconfig"
1998
1999 endmenu
2000
2001 menu "Floating point emulation"
2002
2003 comment "At least one emulation must be selected"
2004
2005 config FPE_NWFPE
2006         bool "NWFPE math emulation"
2007         depends on (!AEABI || OABI_COMPAT) && !THUMB2_KERNEL
2008         ---help---
2009           Say Y to include the NWFPE floating point emulator in the kernel.
2010           This is necessary to run most binaries. Linux does not currently
2011           support floating point hardware so you need to say Y here even if
2012           your machine has an FPA or floating point co-processor podule.
2013
2014           You may say N here if you are going to load the Acorn FPEmulator
2015           early in the bootup.
2016
2017 config FPE_NWFPE_XP
2018         bool "Support extended precision"
2019         depends on FPE_NWFPE
2020         help
2021           Say Y to include 80-bit support in the kernel floating-point
2022           emulator.  Otherwise, only 32 and 64-bit support is compiled in.
2023           Note that gcc does not generate 80-bit operations by default,
2024           so in most cases this option only enlarges the size of the
2025           floating point emulator without any good reason.
2026
2027           You almost surely want to say N here.
2028
2029 config FPE_FASTFPE
2030         bool "FastFPE math emulation (EXPERIMENTAL)"
2031         depends on (!AEABI || OABI_COMPAT) && !CPU_32v3
2032         ---help---
2033           Say Y here to include the FAST floating point emulator in the kernel.
2034           This is an experimental much faster emulator which now also has full
2035           precision for the mantissa.  It does not support any exceptions.
2036           It is very simple, and approximately 3-6 times faster than NWFPE.
2037
2038           It should be sufficient for most programs.  It may be not suitable
2039           for scientific calculations, but you have to check this for yourself.
2040           If you do not feel you need a faster FP emulation you should better
2041           choose NWFPE.
2042
2043 config VFP
2044         bool "VFP-format floating point maths"
2045         depends on CPU_V6 || CPU_V6K || CPU_ARM926T || CPU_V7 || CPU_FEROCEON
2046         help
2047           Say Y to include VFP support code in the kernel. This is needed
2048           if your hardware includes a VFP unit.
2049
2050           Please see <file:Documentation/arm/vfp/release-notes.rst> for
2051           release notes and additional status information.
2052
2053           Say N if your target does not have VFP hardware.
2054
2055 config VFPv3
2056         bool
2057         depends on VFP
2058         default y if CPU_V7
2059
2060 config NEON
2061         bool "Advanced SIMD (NEON) Extension support"
2062         depends on VFPv3 && CPU_V7
2063         help
2064           Say Y to include support code for NEON, the ARMv7 Advanced SIMD
2065           Extension.
2066
2067 config KERNEL_MODE_NEON
2068         bool "Support for NEON in kernel mode"
2069         depends on NEON && AEABI
2070         help
2071           Say Y to include support for NEON in kernel mode.
2072
2073 endmenu
2074
2075 menu "Power management options"
2076
2077 source "kernel/power/Kconfig"
2078
2079 config ARCH_SUSPEND_POSSIBLE
2080         depends on CPU_ARM920T || CPU_ARM926T || CPU_FEROCEON || CPU_SA1100 || \
2081                 CPU_V6 || CPU_V6K || CPU_V7 || CPU_V7M || CPU_XSC3 || CPU_XSCALE || CPU_MOHAWK
2082         def_bool y
2083
2084 config ARM_CPU_SUSPEND
2085         def_bool PM_SLEEP || BL_SWITCHER || ARM_PSCI_FW
2086         depends on ARCH_SUSPEND_POSSIBLE
2087
2088 config ARCH_HIBERNATION_POSSIBLE
2089         bool
2090         depends on MMU
2091         default y if ARCH_SUSPEND_POSSIBLE
2092
2093 endmenu
2094
2095 source "drivers/firmware/Kconfig"
2096
2097 if CRYPTO
2098 source "arch/arm/crypto/Kconfig"
2099 endif