arch/arm/Kconfig

   1 config ARM
   2         bool
   3         default y
   4         select ARCH_BINFMT_ELF_RANDOMIZE_PIE
   5         select ARCH_HAS_ATOMIC64_DEC_IF_POSITIVE
   6         select ARCH_HAS_TICK_BROADCAST if GENERIC_CLOCKEVENTS_BROADCAST
   7         select ARCH_HAVE_CUSTOM_GPIO_H
   8         select ARCH_MIGHT_HAVE_PC_PARPORT
   9         select ARCH_USE_CMPXCHG_LOCKREF
  10         select ARCH_WANT_IPC_PARSE_VERSION
  11         select BUILDTIME_EXTABLE_SORT if MMU
  12         select CLONE_BACKWARDS
  13         select CPU_PM if (SUSPEND || CPU_IDLE)
  14         select DCACHE_WORD_ACCESS if (CPU_V6 || CPU_V6K || CPU_V7) && !CPU_BIG_ENDIAN && MMU
  15         select GENERIC_ATOMIC64 if (CPU_V7M || CPU_V6 || !CPU_32v6K || !AEABI)
  16         select GENERIC_CLOCKEVENTS_BROADCAST if SMP
  17         select GENERIC_IDLE_POLL_SETUP
  18         select GENERIC_IRQ_PROBE
  19         select GENERIC_IRQ_SHOW
  20         select GENERIC_PCI_IOMAP
  21         select GENERIC_SCHED_CLOCK
  22         select GENERIC_SMP_IDLE_THREAD
  23         select GENERIC_STRNCPY_FROM_USER
  24         select GENERIC_STRNLEN_USER
  25         select HARDIRQS_SW_RESEND
  26         select HAVE_ARCH_JUMP_LABEL if !XIP_KERNEL
  27         select HAVE_ARCH_KGDB
  28         select HAVE_ARCH_SECCOMP_FILTER if (AEABI && !OABI_COMPAT)
  29         select HAVE_ARCH_TRACEHOOK
  30         select HAVE_BPF_JIT
  31         select HAVE_CONTEXT_TRACKING
  32         select HAVE_C_RECORDMCOUNT
  33         select HAVE_DEBUG_KMEMLEAK
  34         select HAVE_DMA_API_DEBUG
  35         select HAVE_DMA_ATTRS
  36         select HAVE_DMA_CONTIGUOUS if MMU
  37         select HAVE_DYNAMIC_FTRACE if (!XIP_KERNEL)
  38         select HAVE_FTRACE_MCOUNT_RECORD if (!XIP_KERNEL)
  39         select HAVE_FUNCTION_GRAPH_TRACER if (!THUMB2_KERNEL)
  40         select HAVE_FUNCTION_TRACER if (!XIP_KERNEL)
  41         select HAVE_GENERIC_DMA_COHERENT
  42         select HAVE_HW_BREAKPOINT if (PERF_EVENTS && (CPU_V6 || CPU_V6K || CPU_V7))
  43         select HAVE_IDE if PCI || ISA || PCMCIA
  44         select HAVE_IRQ_TIME_ACCOUNTING
  45         select HAVE_KERNEL_GZIP
  46         select HAVE_KERNEL_LZ4
  47         select HAVE_KERNEL_LZMA
  48         select HAVE_KERNEL_LZO
  49         select HAVE_KERNEL_XZ
  50         select HAVE_KPROBES if !XIP_KERNEL
  51         select HAVE_KRETPROBES if (HAVE_KPROBES)
  52         select HAVE_MEMBLOCK
  53         select HAVE_MOD_ARCH_SPECIFIC if ARM_UNWIND
  54         select HAVE_OPROFILE if (HAVE_PERF_EVENTS)
  55         select HAVE_PERF_EVENTS
  56         select HAVE_PERF_REGS
  57         select HAVE_PERF_USER_STACK_DUMP
  58         select HAVE_REGS_AND_STACK_ACCESS_API
  59         select HAVE_SYSCALL_TRACEPOINTS
  60         select HAVE_UID16
  61         select HAVE_VIRT_CPU_ACCOUNTING_GEN
  62         select IRQ_FORCED_THREADING
  63         select KTIME_SCALAR
  64         select MODULES_USE_ELF_REL
  65         select OLD_SIGACTION
  66         select OLD_SIGSUSPEND3
  67         select PERF_USE_VMALLOC
  68         select RTC_LIB
  69         select SYS_SUPPORTS_APM_EMULATION
  70         # Above selects are sorted alphabetically; please add new ones
  71         # according to that.  Thanks.
  72         help
  73           The ARM series is a line of low-power-consumption RISC chip designs
  74           licensed by ARM Ltd and targeted at embedded applications and
  75           handhelds such as the Compaq IPAQ.  ARM-based PCs are no longer
  76           manufactured, but legacy ARM-based PC hardware remains popular in
  77           Europe.  There is an ARM Linux project with a web page at
  78           <http://www.arm.linux.org.uk/>.
  79
  80 config ARM_HAS_SG_CHAIN
  81         bool
  82
  83 config NEED_SG_DMA_LENGTH
  84         bool
  85
  86 config ARM_DMA_USE_IOMMU
  87         bool
  88         select ARM_HAS_SG_CHAIN
  89         select NEED_SG_DMA_LENGTH
  90
  91 if ARM_DMA_USE_IOMMU
  92
  93 config ARM_DMA_IOMMU_ALIGNMENT
  94         int "Maximum PAGE_SIZE order of alignment for DMA IOMMU buffers"
  95         range 4 9
  96         default 8
  97         help
  98           DMA mapping framework by default aligns all buffers to the smallest
  99           PAGE_SIZE order which is greater than or equal to the requested buffer
 100           size. This works well for buffers up to a few hundreds kilobytes, but
 101           for larger buffers it just a waste of address space. Drivers which has
 102           relatively small addressing window (like 64Mib) might run out of
 103           virtual space with just a few allocations.
 104
 105           With this parameter you can specify the maximum PAGE_SIZE order for
 106           DMA IOMMU buffers. Larger buffers will be aligned only to this
 107           specified order. The order is expressed as a power of two multiplied
 108           by the PAGE_SIZE.
 109
 110 endif
 111
 112 config HAVE_PWM
 113         bool
 114
 115 config MIGHT_HAVE_PCI
 116         bool
 117
 118 config SYS_SUPPORTS_APM_EMULATION
 119         bool
 120
 121 config HAVE_TCM
 122         bool
 123         select GENERIC_ALLOCATOR
 124
 125 config HAVE_PROC_CPU
 126         bool
 127
 128 config NO_IOPORT
 129         bool
 130
 131 config EISA
 132         bool
 133         ---help---
 134           The Extended Industry Standard Architecture (EISA) bus was
 135           developed as an open alternative to the IBM MicroChannel bus.
 136
 137           The EISA bus provided some of the features of the IBM MicroChannel
 138           bus while maintaining backward compatibility with cards made for
 139           the older ISA bus.  The EISA bus saw limited use between 1988 and
 140           1995 when it was made obsolete by the PCI bus.
 141
 142           Say Y here if you are building a kernel for an EISA-based machine.
 143
 144           Otherwise, say N.
 145
 146 config SBUS
 147         bool
 148
 149 config STACKTRACE_SUPPORT
 150         bool
 151         default y
 152
 153 config HAVE_LATENCYTOP_SUPPORT
 154         bool
 155         depends on !SMP
 156         default y
 157
 158 config LOCKDEP_SUPPORT
 159         bool
 160         default y
 161
 162 config TRACE_IRQFLAGS_SUPPORT
 163         bool
 164         default y
 165
 166 config RWSEM_GENERIC_SPINLOCK
 167         bool
 168         default y
 169
 170 config RWSEM_XCHGADD_ALGORITHM
 171         bool
 172
 173 config ARCH_HAS_ILOG2_U32
 174         bool
 175
 176 config ARCH_HAS_ILOG2_U64
 177         bool
 178
 179 config ARCH_HAS_CPUFREQ
 180         bool
 181         help
 182           Internal node to signify that the ARCH has CPUFREQ support
 183           and that the relevant menu configurations are displayed for
 184           it.
 185
 186 config ARCH_HAS_BANDGAP
 187         bool
 188
 189 config GENERIC_HWEIGHT
 190         bool
 191         default y
 192
 193 config GENERIC_CALIBRATE_DELAY
 194         bool
 195         default y
 196
 197 config ARCH_MAY_HAVE_PC_FDC
 198         bool
 199
 200 config ZONE_DMA
 201         bool
 202
 203 config NEED_DMA_MAP_STATE
 204        def_bool y
 205
 206 config ARCH_HAS_DMA_SET_COHERENT_MASK
 207         bool
 208
 209 config GENERIC_ISA_DMA
 210         bool
 211
 212 config FIQ
 213         bool
 214
 215 config NEED_RET_TO_USER
 216         bool
 217
 218 config ARCH_MTD_XIP
 219         bool
 220
 221 config VECTORS_BASE
 222         hex
 223         default 0xffff0000 if MMU || CPU_HIGH_VECTOR
 224         default DRAM_BASE if REMAP_VECTORS_TO_RAM
 225         default 0x00000000
 226         help
 227           The base address of exception vectors.  This must be two pages
 228           in size.
 229
 230 config ARM_PATCH_PHYS_VIRT
 231         bool "Patch physical to virtual translations at runtime" if EMBEDDED
 232         default y
 233         depends on !XIP_KERNEL && MMU
 234         depends on !ARCH_REALVIEW || !SPARSEMEM
 235         help
 236           Patch phys-to-virt and virt-to-phys translation functions at
 237           boot and module load time according to the position of the
 238           kernel in system memory.
 239
 240           This can only be used with non-XIP MMU kernels where the base
 241           of physical memory is at a 16MB boundary.
 242
 243           Only disable this option if you know that you do not require
 244           this feature (eg, building a kernel for a single machine) and
 245           you need to shrink the kernel to the minimal size.
 246
 247 config NEED_MACH_GPIO_H
 248         bool
 249         help
 250           Select this when mach/gpio.h is required to provide special
 251           definitions for this platform. The need for mach/gpio.h should
 252           be avoided when possible.
 253
 254 config NEED_MACH_IO_H
 255         bool
 256         help
 257           Select this when mach/io.h is required to provide special
 258           definitions for this platform.  The need for mach/io.h should
 259           be avoided when possible.
 260
 261 config NEED_MACH_MEMORY_H
 262         bool
 263         help
 264           Select this when mach/memory.h is required to provide special
 265           definitions for this platform.  The need for mach/memory.h should
 266           be avoided when possible.
 267
 268 config PHYS_OFFSET
 269         hex "Physical address of main memory" if MMU
 270         depends on !ARM_PATCH_PHYS_VIRT && !NEED_MACH_MEMORY_H
 271         default DRAM_BASE if !MMU
 272         help
 273           Please provide the physical address corresponding to the
 274           location of main memory in your system.
 275
 276 config GENERIC_BUG
 277         def_bool y
 278         depends on BUG
 279
 280 source "init/Kconfig"
 281
 282 source "kernel/Kconfig.freezer"
 283
 284 menu "System Type"
 285
 286 config MMU
 287         bool "MMU-based Paged Memory Management Support"
 288         default y
 289         help
 290           Select if you want MMU-based virtualised addressing space
 291           support by paged memory management. If unsure, say 'Y'.
 292
 293 #
 294 # The "ARM system type" choice list is ordered alphabetically by option
 295 # text.  Please add new entries in the option alphabetic order.
 296 #
 297 choice
 298         prompt "ARM system type"
 299         default ARCH_VERSATILE if !MMU
 300         default ARCH_MULTIPLATFORM if MMU
 301
 302 config ARCH_MULTIPLATFORM
 303         bool "Allow multiple platforms to be selected"
 304         depends on MMU
 305         select ARM_PATCH_PHYS_VIRT
 306         select AUTO_ZRELADDR
 307         select COMMON_CLK
 308         select MULTI_IRQ_HANDLER
 309         select SPARSE_IRQ
 310         select USE_OF
 311
 312 config ARCH_INTEGRATOR
 313         bool "ARM Ltd. Integrator family"
 314         select ARCH_HAS_CPUFREQ
 315         select ARM_AMBA
 316         select COMMON_CLK
 317         select COMMON_CLK_VERSATILE
 318         select GENERIC_CLOCKEVENTS
 319         select HAVE_TCM
 320         select ICST
 321         select MULTI_IRQ_HANDLER
 322         select NEED_MACH_MEMORY_H
 323         select PLAT_VERSATILE
 324         select SPARSE_IRQ
 325         select USE_OF
 326         select VERSATILE_FPGA_IRQ
 327         help
 328           Support for ARM's Integrator platform.
 329
 330 config ARCH_REALVIEW
 331         bool "ARM Ltd. RealView family"
 332         select ARCH_WANT_OPTIONAL_GPIOLIB
 333         select ARM_AMBA
 334         select ARM_TIMER_SP804
 335         select COMMON_CLK
 336         select COMMON_CLK_VERSATILE
 337         select GENERIC_CLOCKEVENTS
 338         select GPIO_PL061 if GPIOLIB
 339         select ICST
 340         select NEED_MACH_MEMORY_H
 341         select PLAT_VERSATILE
 342         select PLAT_VERSATILE_CLCD
 343         help
 344           This enables support for ARM Ltd RealView boards.
 345
 346 config ARCH_VERSATILE
 347         bool "ARM Ltd. Versatile family"
 348         select ARCH_WANT_OPTIONAL_GPIOLIB
 349         select ARM_AMBA
 350         select ARM_TIMER_SP804
 351         select ARM_VIC
 352         select CLKDEV_LOOKUP
 353         select GENERIC_CLOCKEVENTS
 354         select HAVE_MACH_CLKDEV
 355         select ICST
 356         select PLAT_VERSATILE
 357         select PLAT_VERSATILE_CLCD
 358         select PLAT_VERSATILE_CLOCK
 359         select VERSATILE_FPGA_IRQ
 360         help
 361           This enables support for ARM Ltd Versatile board.
 362
 363 config ARCH_AT91
 364         bool "Atmel AT91"
 365         select ARCH_REQUIRE_GPIOLIB
 366         select CLKDEV_LOOKUP
 367         select IRQ_DOMAIN
 368         select NEED_MACH_GPIO_H
 369         select NEED_MACH_IO_H if PCCARD
 370         select PINCTRL
 371         select PINCTRL_AT91 if USE_OF
 372         help
 373           This enables support for systems based on Atmel
 374           AT91RM9200 and AT91SAM9* processors.
 375
 376 config ARCH_CLPS711X
 377         bool "Cirrus Logic CLPS711x/EP721x/EP731x-based"
 378         select ARCH_REQUIRE_GPIOLIB
 379         select AUTO_ZRELADDR
 380         select CLKSRC_MMIO
 381         select COMMON_CLK
 382         select CPU_ARM720T
 383         select GENERIC_CLOCKEVENTS
 384         select MFD_SYSCON
 385         select MULTI_IRQ_HANDLER
 386         select SPARSE_IRQ
 387         help
 388           Support for Cirrus Logic 711x/721x/731x based boards.
 389
 390 config ARCH_GEMINI
 391         bool "Cortina Systems Gemini"
 392         select ARCH_REQUIRE_GPIOLIB
 393         select CLKSRC_MMIO
 394         select CPU_FA526
 395         select GENERIC_CLOCKEVENTS
 396         help
 397           Support for the Cortina Systems Gemini family SoCs
 398
 399 config ARCH_EBSA110
 400         bool "EBSA-110"
 401         select ARCH_USES_GETTIMEOFFSET
 402         select CPU_SA110
 403         select ISA
 404         select NEED_MACH_IO_H
 405         select NEED_MACH_MEMORY_H
 406         select NO_IOPORT
 407         help
 408           This is an evaluation board for the StrongARM processor available
 409           from Digital. It has limited hardware on-board, including an
 410           Ethernet interface, two PCMCIA sockets, two serial ports and a
 411           parallel port.
 412
 413 config ARCH_EP93XX
 414         bool "EP93xx-based"
 415         select ARCH_HAS_HOLES_MEMORYMODEL
 416         select ARCH_REQUIRE_GPIOLIB
 417         select ARCH_USES_GETTIMEOFFSET
 418         select ARM_AMBA
 419         select ARM_VIC
 420         select CLKDEV_LOOKUP
 421         select CPU_ARM920T
 422         select NEED_MACH_MEMORY_H
 423         help
 424           This enables support for the Cirrus EP93xx series of CPUs.
 425
 426 config ARCH_FOOTBRIDGE
 427         bool "FootBridge"
 428         select CPU_SA110
 429         select FOOTBRIDGE
 430         select GENERIC_CLOCKEVENTS
 431         select HAVE_IDE
 432         select NEED_MACH_IO_H if !MMU
 433         select NEED_MACH_MEMORY_H
 434         help
 435           Support for systems based on the DC21285 companion chip
 436           ("FootBridge"), such as the Simtec CATS and the Rebel NetWinder.
 437
 438 config ARCH_NETX
 439         bool "Hilscher NetX based"
 440         select ARM_VIC
 441         select CLKSRC_MMIO
 442         select CPU_ARM926T
 443         select GENERIC_CLOCKEVENTS
 444         help
 445           This enables support for systems based on the Hilscher NetX Soc
 446
 447 config ARCH_IOP13XX
 448         bool "IOP13xx-based"
 449         depends on MMU
 450         select CPU_XSC3
 451         select NEED_MACH_MEMORY_H
 452         select NEED_RET_TO_USER
 453         select PCI
 454         select PLAT_IOP
 455         select VMSPLIT_1G
 456         help
 457           Support for Intel's IOP13XX (XScale) family of processors.
 458
 459 config ARCH_IOP32X
 460         bool "IOP32x-based"
 461         depends on MMU
 462         select ARCH_REQUIRE_GPIOLIB
 463         select CPU_XSCALE
 464         select GPIO_IOP
 465         select NEED_RET_TO_USER
 466         select PCI
 467         select PLAT_IOP
 468         help
 469           Support for Intel's 80219 and IOP32X (XScale) family of
 470           processors.
 471
 472 config ARCH_IOP33X
 473         bool "IOP33x-based"
 474         depends on MMU
 475         select ARCH_REQUIRE_GPIOLIB
 476         select CPU_XSCALE
 477         select GPIO_IOP
 478         select NEED_RET_TO_USER
 479         select PCI
 480         select PLAT_IOP
 481         help
 482           Support for Intel's IOP33X (XScale) family of processors.
 483
 484 config ARCH_IXP4XX
 485         bool "IXP4xx-based"
 486         depends on MMU
 487         select ARCH_HAS_DMA_SET_COHERENT_MASK
 488         select ARCH_SUPPORTS_BIG_ENDIAN
 489         select ARCH_REQUIRE_GPIOLIB
 490         select CLKSRC_MMIO
 491         select CPU_XSCALE
 492         select DMABOUNCE if PCI
 493         select GENERIC_CLOCKEVENTS
 494         select MIGHT_HAVE_PCI
 495         select NEED_MACH_IO_H
 496         select USB_EHCI_BIG_ENDIAN_DESC
 497         select USB_EHCI_BIG_ENDIAN_MMIO
 498         help
 499           Support for Intel's IXP4XX (XScale) family of processors.
 500
 501 config ARCH_DOVE
 502         bool "Marvell Dove"
 503         select ARCH_REQUIRE_GPIOLIB
 504         select CPU_PJ4
 505         select GENERIC_CLOCKEVENTS
 506         select MIGHT_HAVE_PCI
 507         select MVEBU_MBUS
 508         select PINCTRL
 509         select PINCTRL_DOVE
 510         select PLAT_ORION_LEGACY
 511         select USB_ARCH_HAS_EHCI
 512         help
 513           Support for the Marvell Dove SoC 88AP510
 514
 515 config ARCH_KIRKWOOD
 516         bool "Marvell Kirkwood"
 517         select ARCH_HAS_CPUFREQ
 518         select ARCH_REQUIRE_GPIOLIB
 519         select CPU_FEROCEON
 520         select GENERIC_CLOCKEVENTS
 521         select MVEBU_MBUS
 522         select PCI
 523         select PCI_QUIRKS
 524         select PINCTRL
 525         select PINCTRL_KIRKWOOD
 526         select PLAT_ORION_LEGACY
 527         help
 528           Support for the following Marvell Kirkwood series SoCs:
 529           88F6180, 88F6192 and 88F6281.
 530
 531 config ARCH_MV78XX0
 532         bool "Marvell MV78xx0"
 533         select ARCH_REQUIRE_GPIOLIB
 534         select CPU_FEROCEON
 535         select GENERIC_CLOCKEVENTS
 536         select MVEBU_MBUS
 537         select PCI
 538         select PLAT_ORION_LEGACY
 539         help
 540           Support for the following Marvell MV78xx0 series SoCs:
 541           MV781x0, MV782x0.
 542
 543 config ARCH_ORION5X
 544         bool "Marvell Orion"
 545         depends on MMU
 546         select ARCH_REQUIRE_GPIOLIB
 547         select CPU_FEROCEON
 548         select GENERIC_CLOCKEVENTS
 549         select MVEBU_MBUS
 550         select PCI
 551         select PLAT_ORION_LEGACY
 552         help
 553           Support for the following Marvell Orion 5x series SoCs:
 554           Orion-1 (5181), Orion-VoIP (5181L), Orion-NAS (5182),
 555           Orion-2 (5281), Orion-1-90 (6183).
 556
 557 config ARCH_MMP
 558         bool "Marvell PXA168/910/MMP2"
 559         depends on MMU
 560         select ARCH_REQUIRE_GPIOLIB
 561         select CLKDEV_LOOKUP
 562         select GENERIC_ALLOCATOR
 563         select GENERIC_CLOCKEVENTS
 564         select GPIO_PXA
 565         select IRQ_DOMAIN
 566         select MULTI_IRQ_HANDLER
 567         select PINCTRL
 568         select PLAT_PXA
 569         select SPARSE_IRQ
 570         help
 571           Support for Marvell's PXA168/PXA910(MMP) and MMP2 processor line.
 572
 573 config ARCH_KS8695
 574         bool "Micrel/Kendin KS8695"
 575         select ARCH_REQUIRE_GPIOLIB
 576         select CLKSRC_MMIO
 577         select CPU_ARM922T
 578         select GENERIC_CLOCKEVENTS
 579         select NEED_MACH_MEMORY_H
 580         help
 581           Support for Micrel/Kendin KS8695 "Centaur" (ARM922T) based
 582           System-on-Chip devices.
 583
 584 config ARCH_W90X900
 585         bool "Nuvoton W90X900 CPU"
 586         select ARCH_REQUIRE_GPIOLIB
 587         select CLKDEV_LOOKUP
 588         select CLKSRC_MMIO
 589         select CPU_ARM926T
 590         select GENERIC_CLOCKEVENTS
 591         help
 592           Support for Nuvoton (Winbond logic dept.) ARM9 processor,
 593           At present, the w90x900 has been renamed nuc900, regarding
 594           the ARM series product line, you can login the following
 595           link address to know more.
 596
 597           <http://www.nuvoton.com/hq/enu/ProductAndSales/ProductLines/
 598                 ConsumerElectronicsIC/ARMMicrocontroller/ARMMicrocontroller>
 599
 600 config ARCH_LPC32XX
 601         bool "NXP LPC32XX"
 602         select ARCH_REQUIRE_GPIOLIB
 603         select ARM_AMBA
 604         select CLKDEV_LOOKUP
 605         select CLKSRC_MMIO
 606         select CPU_ARM926T
 607         select GENERIC_CLOCKEVENTS
 608         select HAVE_IDE
 609         select HAVE_PWM
 610         select USB_ARCH_HAS_OHCI
 611         select USE_OF
 612         help
 613           Support for the NXP LPC32XX family of processors
 614
 615 config ARCH_PXA
 616         bool "PXA2xx/PXA3xx-based"
 617         depends on MMU
 618         select ARCH_HAS_CPUFREQ
 619         select ARCH_MTD_XIP
 620         select ARCH_REQUIRE_GPIOLIB
 621         select ARM_CPU_SUSPEND if PM
 622         select AUTO_ZRELADDR
 623         select CLKDEV_LOOKUP
 624         select CLKSRC_MMIO
 625         select GENERIC_CLOCKEVENTS
 626         select GPIO_PXA
 627         select HAVE_IDE
 628         select MULTI_IRQ_HANDLER
 629         select PLAT_PXA
 630         select SPARSE_IRQ
 631         help
 632           Support for Intel/Marvell's PXA2xx/PXA3xx processor line.
 633
 634 config ARCH_MSM
 635         bool "Qualcomm MSM"
 636         select ARCH_REQUIRE_GPIOLIB
 637         select CLKSRC_OF if OF
 638         select COMMON_CLK
 639         select GENERIC_CLOCKEVENTS
 640         help
 641           Support for Qualcomm MSM/QSD based systems.  This runs on the
 642           apps processor of the MSM/QSD and depends on a shared memory
 643           interface to the modem processor which runs the baseband
 644           stack and controls some vital subsystems
 645           (clock and power control, etc).
 646
 647 config ARCH_SHMOBILE
 648         bool "Renesas SH-Mobile / R-Mobile"
 649         select ARM_PATCH_PHYS_VIRT
 650         select CLKDEV_LOOKUP
 651         select GENERIC_CLOCKEVENTS
 652         select HAVE_ARM_SCU if SMP
 653         select HAVE_ARM_TWD if SMP
 654         select HAVE_MACH_CLKDEV
 655         select HAVE_SMP
 656         select MIGHT_HAVE_CACHE_L2X0
 657         select MULTI_IRQ_HANDLER
 658         select NO_IOPORT
 659         select PINCTRL
 660         select PM_GENERIC_DOMAINS if PM
 661         select SPARSE_IRQ
 662         help
 663           Support for Renesas's SH-Mobile and R-Mobile ARM platforms.
 664
 665 config ARCH_RPC
 666         bool "RiscPC"
 667         select ARCH_ACORN
 668         select ARCH_MAY_HAVE_PC_FDC
 669         select ARCH_SPARSEMEM_ENABLE
 670         select ARCH_USES_GETTIMEOFFSET
 671         select FIQ
 672         select HAVE_IDE
 673         select HAVE_PATA_PLATFORM
 674         select ISA_DMA_API
 675         select NEED_MACH_IO_H
 676         select NEED_MACH_MEMORY_H
 677         select NO_IOPORT
 678         select VIRT_TO_BUS
 679         help
 680           On the Acorn Risc-PC, Linux can support the internal IDE disk and
 681           CD-ROM interface, serial and parallel port, and the floppy drive.
 682
 683 config ARCH_SA1100
 684         bool "SA1100-based"
 685         select ARCH_HAS_CPUFREQ
 686         select ARCH_MTD_XIP
 687         select ARCH_REQUIRE_GPIOLIB
 688         select ARCH_SPARSEMEM_ENABLE
 689         select CLKDEV_LOOKUP
 690         select CLKSRC_MMIO
 691         select CPU_FREQ
 692         select CPU_SA1100
 693         select GENERIC_CLOCKEVENTS
 694         select HAVE_IDE
 695         select ISA
 696         select NEED_MACH_MEMORY_H
 697         select SPARSE_IRQ
 698         help
 699           Support for StrongARM 11x0 based boards.
 700
 701 config ARCH_S3C24XX
 702         bool "Samsung S3C24XX SoCs"
 703         select ARCH_HAS_CPUFREQ
 704         select ARCH_REQUIRE_GPIOLIB
 705         select CLKDEV_LOOKUP
 706         select CLKSRC_SAMSUNG_PWM
 707         select GENERIC_CLOCKEVENTS
 708         select GPIO_SAMSUNG
 709         select HAVE_S3C2410_I2C if I2C
 710         select HAVE_S3C2410_WATCHDOG if WATCHDOG
 711         select HAVE_S3C_RTC if RTC_CLASS
 712         select MULTI_IRQ_HANDLER
 713         select NEED_MACH_GPIO_H
 714         select NEED_MACH_IO_H
 715         select SAMSUNG_ATAGS
 716         help
 717           Samsung S3C2410, S3C2412, S3C2413, S3C2416, S3C2440, S3C2442, S3C2443
 718           and S3C2450 SoCs based systems, such as the Simtec Electronics BAST
 719           (<http://www.simtec.co.uk/products/EB110ITX/>), the IPAQ 1940 or the
 720           Samsung SMDK2410 development board (and derivatives).
 721
 722 config ARCH_S3C64XX
 723         bool "Samsung S3C64XX"
 724         select ARCH_HAS_CPUFREQ
 725         select ARCH_REQUIRE_GPIOLIB
 726         select ARM_AMBA
 727         select ARM_VIC
 728         select CLKDEV_LOOKUP
 729         select CLKSRC_SAMSUNG_PWM
 730         select COMMON_CLK
 731         select CPU_V6
 732         select GENERIC_CLOCKEVENTS
 733         select GPIO_SAMSUNG
 734         select HAVE_S3C2410_I2C if I2C
 735         select HAVE_S3C2410_WATCHDOG if WATCHDOG
 736         select HAVE_TCM
 737         select NEED_MACH_GPIO_H
 738         select NO_IOPORT
 739         select PLAT_SAMSUNG
 740         select PM_GENERIC_DOMAINS
 741         select S3C_DEV_NAND
 742         select S3C_GPIO_TRACK
 743         select SAMSUNG_ATAGS
 744         select SAMSUNG_GPIOLIB_4BIT
 745         select SAMSUNG_WAKEMASK
 746         select SAMSUNG_WDT_RESET
 747         select USB_ARCH_HAS_OHCI
 748         help
 749           Samsung S3C64XX series based systems
 750
 751 config ARCH_S5P64X0
 752         bool "Samsung S5P6440 S5P6450"
 753         select CLKDEV_LOOKUP
 754         select CLKSRC_SAMSUNG_PWM
 755         select CPU_V6
 756         select GENERIC_CLOCKEVENTS
 757         select GPIO_SAMSUNG
 758         select HAVE_S3C2410_I2C if I2C
 759         select HAVE_S3C2410_WATCHDOG if WATCHDOG
 760         select HAVE_S3C_RTC if RTC_CLASS
 761         select NEED_MACH_GPIO_H
 762         select SAMSUNG_ATAGS
 763         select SAMSUNG_WDT_RESET
 764         help
 765           Samsung S5P64X0 CPU based systems, such as the Samsung SMDK6440,
 766           SMDK6450.
 767
 768 config ARCH_S5PC100
 769         bool "Samsung S5PC100"
 770         select ARCH_REQUIRE_GPIOLIB
 771         select CLKDEV_LOOKUP
 772         select CLKSRC_SAMSUNG_PWM
 773         select CPU_V7
 774         select GENERIC_CLOCKEVENTS
 775         select GPIO_SAMSUNG
 776         select HAVE_S3C2410_I2C if I2C
 777         select HAVE_S3C2410_WATCHDOG if WATCHDOG
 778         select HAVE_S3C_RTC if RTC_CLASS
 779         select NEED_MACH_GPIO_H
 780         select SAMSUNG_ATAGS
 781         select SAMSUNG_WDT_RESET
 782         help
 783           Samsung S5PC100 series based systems
 784
 785 config ARCH_S5PV210
 786         bool "Samsung S5PV210/S5PC110"
 787         select ARCH_HAS_CPUFREQ
 788         select ARCH_HAS_HOLES_MEMORYMODEL
 789         select ARCH_SPARSEMEM_ENABLE
 790         select CLKDEV_LOOKUP
 791         select CLKSRC_SAMSUNG_PWM
 792         select CPU_V7
 793         select GENERIC_CLOCKEVENTS
 794         select GPIO_SAMSUNG
 795         select HAVE_S3C2410_I2C if I2C
 796         select HAVE_S3C2410_WATCHDOG if WATCHDOG
 797         select HAVE_S3C_RTC if RTC_CLASS
 798         select NEED_MACH_GPIO_H
 799         select NEED_MACH_MEMORY_H
 800         select SAMSUNG_ATAGS
 801         help
 802           Samsung S5PV210/S5PC110 series based systems
 803
 804 config ARCH_EXYNOS
 805         bool "Samsung EXYNOS"
 806         select ARCH_HAS_CPUFREQ
 807         select ARCH_HAS_HOLES_MEMORYMODEL
 808         select ARCH_REQUIRE_GPIOLIB
 809         select ARCH_SPARSEMEM_ENABLE
 810         select ARM_GIC
 811         select COMMON_CLK
 812         select CPU_V7
 813         select GENERIC_CLOCKEVENTS
 814         select HAVE_S3C2410_I2C if I2C
 815         select HAVE_S3C2410_WATCHDOG if WATCHDOG
 816         select HAVE_S3C_RTC if RTC_CLASS
 817         select NEED_MACH_MEMORY_H
 818         select SPARSE_IRQ
 819         select USE_OF
 820         help
 821           Support for SAMSUNG's EXYNOS SoCs (EXYNOS4/5)
 822
 823 config ARCH_DAVINCI
 824         bool "TI DaVinci"
 825         select ARCH_HAS_HOLES_MEMORYMODEL
 826         select ARCH_REQUIRE_GPIOLIB
 827         select CLKDEV_LOOKUP
 828         select GENERIC_ALLOCATOR
 829         select GENERIC_CLOCKEVENTS
 830         select GENERIC_IRQ_CHIP
 831         select HAVE_IDE
 832         select TI_PRIV_EDMA
 833         select USE_OF
 834         select ZONE_DMA
 835         help
 836           Support for TI's DaVinci platform.
 837
 838 config ARCH_OMAP1
 839         bool "TI OMAP1"
 840         depends on MMU
 841         select ARCH_HAS_CPUFREQ
 842         select ARCH_HAS_HOLES_MEMORYMODEL
 843         select ARCH_OMAP
 844         select ARCH_REQUIRE_GPIOLIB
 845         select CLKDEV_LOOKUP
 846         select CLKSRC_MMIO
 847         select GENERIC_CLOCKEVENTS
 848         select GENERIC_IRQ_CHIP
 849         select HAVE_IDE
 850         select IRQ_DOMAIN
 851         select NEED_MACH_IO_H if PCCARD
 852         select NEED_MACH_MEMORY_H
 853         help
 854           Support for older TI OMAP1 (omap7xx, omap15xx or omap16xx)
 855
 856 endchoice
 857
 858 menu "Multiple platform selection"
 859         depends on ARCH_MULTIPLATFORM
 860
 861 comment "CPU Core family selection"
 862
 863 config ARCH_MULTI_V4T
 864         bool "ARMv4T based platforms (ARM720T, ARM920T, ...)"
 865         depends on !ARCH_MULTI_V6_V7
 866         select ARCH_MULTI_V4_V5
 867         select CPU_ARM920T if !(CPU_ARM7TDMI || CPU_ARM720T || \
 868                 CPU_ARM740T || CPU_ARM9TDMI || CPU_ARM922T || \
 869                 CPU_ARM925T || CPU_ARM940T)
 870
 871 config ARCH_MULTI_V5
 872         bool "ARMv5 based platforms (ARM926T, XSCALE, PJ1, ...)"
 873         depends on !ARCH_MULTI_V6_V7
 874         select ARCH_MULTI_V4_V5
 875         select CPU_ARM926T if (!CPU_ARM946E || CPU_ARM1020 || \
 876                 CPU_ARM1020E || CPU_ARM1022 || CPU_ARM1026 || \
 877                 CPU_XSCALE || CPU_XSC3 || CPU_MOHAWK || CPU_FEROCEON)
 878
 879 config ARCH_MULTI_V4_V5
 880         bool
 881
 882 config ARCH_MULTI_V6
 883         bool "ARMv6 based platforms (ARM11)"
 884         select ARCH_MULTI_V6_V7
 885         select CPU_V6
 886
 887 config ARCH_MULTI_V7
 888         bool "ARMv7 based platforms (Cortex-A, PJ4, Scorpion, Krait)"
 889         default y
 890         select ARCH_MULTI_V6_V7
 891         select CPU_V7
 892
 893 config ARCH_MULTI_V6_V7
 894         bool
 895
 896 config ARCH_MULTI_CPU_AUTO
 897         def_bool !(ARCH_MULTI_V4 || ARCH_MULTI_V4T || ARCH_MULTI_V6_V7)
 898         select ARCH_MULTI_V5
 899
 900 endmenu
 901
 902 #
 903 # This is sorted alphabetically by mach-* pathname.  However, plat-*
 904 # Kconfigs may be included either alphabetically (according to the
 905 # plat- suffix) or along side the corresponding mach-* source.
 906 #
 907 source "arch/arm/mach-mvebu/Kconfig"
 908
 909 source "arch/arm/mach-at91/Kconfig"
 910
 911 source "arch/arm/mach-bcm/Kconfig"
 912
 913 source "arch/arm/mach-bcm2835/Kconfig"
 914
 915 source "arch/arm/mach-clps711x/Kconfig"
 916
 917 source "arch/arm/mach-cns3xxx/Kconfig"
 918
 919 source "arch/arm/mach-davinci/Kconfig"
 920
 921 source "arch/arm/mach-dove/Kconfig"
 922
 923 source "arch/arm/mach-ep93xx/Kconfig"
 924
 925 source "arch/arm/mach-footbridge/Kconfig"
 926
 927 source "arch/arm/mach-gemini/Kconfig"
 928
 929 source "arch/arm/mach-highbank/Kconfig"
 930
 931 source "arch/arm/mach-integrator/Kconfig"
 932
 933 source "arch/arm/mach-iop32x/Kconfig"
 934
 935 source "arch/arm/mach-iop33x/Kconfig"
 936
 937 source "arch/arm/mach-iop13xx/Kconfig"
 938
 939 source "arch/arm/mach-ixp4xx/Kconfig"
 940
 941 source "arch/arm/mach-keystone/Kconfig"
 942
 943 source "arch/arm/mach-kirkwood/Kconfig"
 944
 945 source "arch/arm/mach-ks8695/Kconfig"
 946
 947 source "arch/arm/mach-msm/Kconfig"
 948
 949 source "arch/arm/mach-mv78xx0/Kconfig"
 950
 951 source "arch/arm/mach-imx/Kconfig"
 952
 953 source "arch/arm/mach-mxs/Kconfig"
 954
 955 source "arch/arm/mach-netx/Kconfig"
 956
 957 source "arch/arm/mach-nomadik/Kconfig"
 958
 959 source "arch/arm/mach-nspire/Kconfig"
 960
 961 source "arch/arm/plat-omap/Kconfig"
 962
 963 source "arch/arm/mach-omap1/Kconfig"
 964
 965 source "arch/arm/mach-omap2/Kconfig"
 966
 967 source "arch/arm/mach-orion5x/Kconfig"
 968
 969 source "arch/arm/mach-picoxcell/Kconfig"
 970
 971 source "arch/arm/mach-pxa/Kconfig"
 972 source "arch/arm/plat-pxa/Kconfig"
 973
 974 source "arch/arm/mach-mmp/Kconfig"
 975
 976 source "arch/arm/mach-realview/Kconfig"
 977
 978 source "arch/arm/mach-rockchip/Kconfig"
 979
 980 source "arch/arm/mach-sa1100/Kconfig"
 981
 982 source "arch/arm/plat-samsung/Kconfig"
 983
 984 source "arch/arm/mach-socfpga/Kconfig"
 985
 986 source "arch/arm/mach-spear/Kconfig"
 987
 988 source "arch/arm/mach-sti/Kconfig"
 989
 990 source "arch/arm/mach-s3c24xx/Kconfig"
 991
 992 source "arch/arm/mach-s3c64xx/Kconfig"
 993
 994 source "arch/arm/mach-s5p64x0/Kconfig"
 995
 996 source "arch/arm/mach-s5pc100/Kconfig"
 997
 998 source "arch/arm/mach-s5pv210/Kconfig"
 999
1000 source "arch/arm/mach-exynos/Kconfig"
1001
1002 source "arch/arm/mach-shmobile/Kconfig"
1003
1004 source "arch/arm/mach-sunxi/Kconfig"
1005
1006 source "arch/arm/mach-prima2/Kconfig"
1007
1008 source "arch/arm/mach-tegra/Kconfig"
1009
1010 source "arch/arm/mach-u300/Kconfig"
1011
1012 source "arch/arm/mach-ux500/Kconfig"
1013
1014 source "arch/arm/mach-versatile/Kconfig"
1015
1016 source "arch/arm/mach-vexpress/Kconfig"
1017 source "arch/arm/plat-versatile/Kconfig"
1018
1019 source "arch/arm/mach-virt/Kconfig"
1020
1021 source "arch/arm/mach-vt8500/Kconfig"
1022
1023 source "arch/arm/mach-w90x900/Kconfig"
1024
1025 source "arch/arm/mach-zynq/Kconfig"
1026
1027 # Definitions to make life easier
1028 config ARCH_ACORN
1029         bool
1030
1031 config PLAT_IOP
1032         bool
1033         select GENERIC_CLOCKEVENTS
1034
1035 config PLAT_ORION
1036         bool
1037         select CLKSRC_MMIO
1038         select COMMON_CLK
1039         select GENERIC_IRQ_CHIP
1040         select IRQ_DOMAIN
1041
1042 config PLAT_ORION_LEGACY
1043         bool
1044         select PLAT_ORION
1045
1046 config PLAT_PXA
1047         bool
1048
1049 config PLAT_VERSATILE
1050         bool
1051
1052 config ARM_TIMER_SP804
1053         bool
1054         select CLKSRC_MMIO
1055         select CLKSRC_OF if OF
1056
1057 source arch/arm/mm/Kconfig
1058
1059 config ARM_NR_BANKS
1060         int
1061         default 16 if ARCH_EP93XX
1062         default 8
1063
1064 config IWMMXT
1065         bool "Enable iWMMXt support" if !CPU_PJ4
1066         depends on CPU_XSCALE || CPU_XSC3 || CPU_MOHAWK || CPU_PJ4
1067         default y if PXA27x || PXA3xx || ARCH_MMP || CPU_PJ4
1068         help
1069           Enable support for iWMMXt context switching at run time if
1070           running on a CPU that supports it.
1071
1072 config MULTI_IRQ_HANDLER
1073         bool
1074         help
1075           Allow each machine to specify it's own IRQ handler at run time.
1076
1077 if !MMU
1078 source "arch/arm/Kconfig-nommu"
1079 endif
1080
1081 config PJ4B_ERRATA_4742
1082         bool "PJ4B Errata 4742: IDLE Wake Up Commands can Cause the CPU Core to Cease Operation"
1083         depends on CPU_PJ4B && MACH_ARMADA_370
1084         default y
1085         help
1086           When coming out of either a Wait for Interrupt (WFI) or a Wait for
1087           Event (WFE) IDLE states, a specific timing sensitivity exists between
1088           the retiring WFI/WFE instructions and the newly issued subsequent
1089           instructions.  This sensitivity can result in a CPU hang scenario.
1090           Workaround:
1091           The software must insert either a Data Synchronization Barrier (DSB)
1092           or Data Memory Barrier (DMB) command immediately after the WFI/WFE
1093           instruction
1094
1095 config ARM_ERRATA_326103
1096         bool "ARM errata: FSR write bit incorrect on a SWP to read-only memory"
1097         depends on CPU_V6
1098         help
1099           Executing a SWP instruction to read-only memory does not set bit 11
1100           of the FSR on the ARM 1136 prior to r1p0. This causes the kernel to
1101           treat the access as a read, preventing a COW from occurring and
1102           causing the faulting task to livelock.
1103
1104 config ARM_ERRATA_411920
1105         bool "ARM errata: Invalidation of the Instruction Cache operation can fail"
1106         depends on CPU_V6 || CPU_V6K
1107         help
1108           Invalidation of the Instruction Cache operation can
1109           fail. This erratum is present in 1136 (before r1p4), 1156 and 1176.
1110           It does not affect the MPCore. This option enables the ARM Ltd.
1111           recommended workaround.
1112
1113 config ARM_ERRATA_430973
1114         bool "ARM errata: Stale prediction on replaced interworking branch"
1115         depends on CPU_V7
1116         help
1117           This option enables the workaround for the 430973 Cortex-A8
1118           (r1p0..r1p2) erratum. If a code sequence containing an ARM/Thumb
1119           interworking branch is replaced with another code sequence at the
1120           same virtual address, whether due to self-modifying code or virtual
1121           to physical address re-mapping, Cortex-A8 does not recover from the
1122           stale interworking branch prediction. This results in Cortex-A8
1123           executing the new code sequence in the incorrect ARM or Thumb state.
1124           The workaround enables the BTB/BTAC operations by setting ACTLR.IBE
1125           and also flushes the branch target cache at every context switch.
1126           Note that setting specific bits in the ACTLR register may not be
1127           available in non-secure mode.
1128
1129 config ARM_ERRATA_458693
1130         bool "ARM errata: Processor deadlock when a false hazard is created"
1131         depends on CPU_V7
1132         depends on !ARCH_MULTIPLATFORM
1133         help
1134           This option enables the workaround for the 458693 Cortex-A8 (r2p0)
1135           erratum. For very specific sequences of memory operations, it is
1136           possible for a hazard condition intended for a cache line to instead
1137           be incorrectly associated with a different cache line. This false
1138           hazard might then cause a processor deadlock. The workaround enables
1139           the L1 caching of the NEON accesses and disables the PLD instruction
1140           in the ACTLR register. Note that setting specific bits in the ACTLR
1141           register may not be available in non-secure mode.
1142
1143 config ARM_ERRATA_460075
1144         bool "ARM errata: Data written to the L2 cache can be overwritten with stale data"
1145         depends on CPU_V7
1146         depends on !ARCH_MULTIPLATFORM
1147         help
1148           This option enables the workaround for the 460075 Cortex-A8 (r2p0)
1149           erratum. Any asynchronous access to the L2 cache may encounter a
1150           situation in which recent store transactions to the L2 cache are lost
1151           and overwritten with stale memory contents from external memory. The
1152           workaround disables the write-allocate mode for the L2 cache via the
1153           ACTLR register. Note that setting specific bits in the ACTLR register
1154           may not be available in non-secure mode.
1155
1156 config ARM_ERRATA_742230
1157         bool "ARM errata: DMB operation may be faulty"
1158         depends on CPU_V7 && SMP
1159         depends on !ARCH_MULTIPLATFORM
1160         help
1161           This option enables the workaround for the 742230 Cortex-A9
1162           (r1p0..r2p2) erratum. Under rare circumstances, a DMB instruction
1163           between two write operations may not ensure the correct visibility
1164           ordering of the two writes. This workaround sets a specific bit in
1165           the diagnostic register of the Cortex-A9 which causes the DMB
1166           instruction to behave as a DSB, ensuring the correct behaviour of
1167           the two writes.
1168
1169 config ARM_ERRATA_742231
1170         bool "ARM errata: Incorrect hazard handling in the SCU may lead to data corruption"
1171         depends on CPU_V7 && SMP
1172         depends on !ARCH_MULTIPLATFORM
1173         help
1174           This option enables the workaround for the 742231 Cortex-A9
1175           (r2p0..r2p2) erratum. Under certain conditions, specific to the
1176           Cortex-A9 MPCore micro-architecture, two CPUs working in SMP mode,
1177           accessing some data located in the same cache line, may get corrupted
1178           data due to bad handling of the address hazard when the line gets
1179           replaced from one of the CPUs at the same time as another CPU is
1180           accessing it. This workaround sets specific bits in the diagnostic
1181           register of the Cortex-A9 which reduces the linefill issuing
1182           capabilities of the processor.
1183
1184 config PL310_ERRATA_588369
1185         bool "PL310 errata: Clean & Invalidate maintenance operations do not invalidate clean lines"
1186         depends on CACHE_L2X0
1187         help
1188            The PL310 L2 cache controller implements three types of Clean &
1189            Invalidate maintenance operations: by Physical Address
1190            (offset 0x7F0), by Index/Way (0x7F8) and by Way (0x7FC).
1191            They are architecturally defined to behave as the execution of a
1192            clean operation followed immediately by an invalidate operation,
1193            both performing to the same memory location. This functionality
1194            is not correctly implemented in PL310 as clean lines are not
1195            invalidated as a result of these operations.
1196
1197 config ARM_ERRATA_643719
1198         bool "ARM errata: LoUIS bit field in CLIDR register is incorrect"
1199         depends on CPU_V7 && SMP
1200         help
1201           This option enables the workaround for the 643719 Cortex-A9 (prior to
1202           r1p0) erratum. On affected cores the LoUIS bit field of the CLIDR
1203           register returns zero when it should return one. The workaround
1204           corrects this value, ensuring cache maintenance operations which use
1205           it behave as intended and avoiding data corruption.
1206
1207 config ARM_ERRATA_720789
1208         bool "ARM errata: TLBIASIDIS and TLBIMVAIS operations can broadcast a faulty ASID"
1209         depends on CPU_V7
1210         help
1211           This option enables the workaround for the 720789 Cortex-A9 (prior to
1212           r2p0) erratum. A faulty ASID can be sent to the other CPUs for the
1213           broadcasted CP15 TLB maintenance operations TLBIASIDIS and TLBIMVAIS.
1214           As a consequence of this erratum, some TLB entries which should be
1215           invalidated are not, resulting in an incoherency in the system page
1216           tables. The workaround changes the TLB flushing routines to invalidate
1217           entries regardless of the ASID.
1218
1219 config PL310_ERRATA_727915
1220         bool "PL310 errata: Background Clean & Invalidate by Way operation can cause data corruption"
1221         depends on CACHE_L2X0
1222         help
1223           PL310 implements the Clean & Invalidate by Way L2 cache maintenance
1224           operation (offset 0x7FC). This operation runs in background so that
1225           PL310 can handle normal accesses while it is in progress. Under very
1226           rare circumstances, due to this erratum, write data can be lost when
1227           PL310 treats a cacheable write transaction during a Clean &
1228           Invalidate by Way operation.
1229
1230 config ARM_ERRATA_743622
1231         bool "ARM errata: Faulty hazard checking in the Store Buffer may lead to data corruption"
1232         depends on CPU_V7
1233         depends on !ARCH_MULTIPLATFORM
1234         help
1235           This option enables the workaround for the 743622 Cortex-A9
1236           (r2p*) erratum. Under very rare conditions, a faulty
1237           optimisation in the Cortex-A9 Store Buffer may lead to data
1238           corruption. This workaround sets a specific bit in the diagnostic
1239           register of the Cortex-A9 which disables the Store Buffer
1240           optimisation, preventing the defect from occurring. This has no
1241           visible impact on the overall performance or power consumption of the
1242           processor.
1243
1244 config ARM_ERRATA_751472
1245         bool "ARM errata: Interrupted ICIALLUIS may prevent completion of broadcasted operation"
1246         depends on CPU_V7
1247         depends on !ARCH_MULTIPLATFORM
1248         help
1249           This option enables the workaround for the 751472 Cortex-A9 (prior
1250           to r3p0) erratum. An interrupted ICIALLUIS operation may prevent the
1251           completion of a following broadcasted operation if the second
1252           operation is received by a CPU before the ICIALLUIS has completed,
1253           potentially leading to corrupted entries in the cache or TLB.
1254
1255 config PL310_ERRATA_753970
1256         bool "PL310 errata: cache sync operation may be faulty"
1257         depends on CACHE_PL310
1258         help
1259           This option enables the workaround for the 753970 PL310 (r3p0) erratum.
1260
1261           Under some condition the effect of cache sync operation on
1262           the store buffer still remains when the operation completes.
1263           This means that the store buffer is always asked to drain and
1264           this prevents it from merging any further writes. The workaround
1265           is to replace the normal offset of cache sync operation (0x730)
1266           by another offset targeting an unmapped PL310 register 0x740.
1267           This has the same effect as the cache sync operation: store buffer
1268           drain and waiting for all buffers empty.
1269
1270 config ARM_ERRATA_754322
1271         bool "ARM errata: possible faulty MMU translations following an ASID switch"
1272         depends on CPU_V7
1273         help
1274           This option enables the workaround for the 754322 Cortex-A9 (r2p*,
1275           r3p*) erratum. A speculative memory access may cause a page table walk
1276           which starts prior to an ASID switch but completes afterwards. This
1277           can populate the micro-TLB with a stale entry which may be hit with
1278           the new ASID. This workaround places two dsb instructions in the mm
1279           switching code so that no page table walks can cross the ASID switch.
1280
1281 config ARM_ERRATA_754327
1282         bool "ARM errata: no automatic Store Buffer drain"
1283         depends on CPU_V7 && SMP
1284         help
1285           This option enables the workaround for the 754327 Cortex-A9 (prior to
1286           r2p0) erratum. The Store Buffer does not have any automatic draining
1287           mechanism and therefore a livelock may occur if an external agent
1288           continuously polls a memory location waiting to observe an update.
1289           This workaround defines cpu_relax() as smp_mb(), preventing correctly
1290           written polling loops from denying visibility of updates to memory.
1291
1292 config ARM_ERRATA_364296
1293         bool "ARM errata: Possible cache data corruption with hit-under-miss enabled"
1294         depends on CPU_V6
1295         help
1296           This options enables the workaround for the 364296 ARM1136
1297           r0p2 erratum (possible cache data corruption with
1298           hit-under-miss enabled). It sets the undocumented bit 31 in
1299           the auxiliary control register and the FI bit in the control
1300           register, thus disabling hit-under-miss without putting the
1301           processor into full low interrupt latency mode. ARM11MPCore
1302           is not affected.
1303
1304 config ARM_ERRATA_764369
1305         bool "ARM errata: Data cache line maintenance operation by MVA may not succeed"
1306         depends on CPU_V7 && SMP
1307         help
1308           This option enables the workaround for erratum 764369
1309           affecting Cortex-A9 MPCore with two or more processors (all
1310           current revisions). Under certain timing circumstances, a data
1311           cache line maintenance operation by MVA targeting an Inner
1312           Shareable memory region may fail to proceed up to either the
1313           Point of Coherency or to the Point of Unification of the
1314           system. This workaround adds a DSB instruction before the
1315           relevant cache maintenance functions and sets a specific bit
1316           in the diagnostic control register of the SCU.
1317
1318 config PL310_ERRATA_769419
1319         bool "PL310 errata: no automatic Store Buffer drain"
1320         depends on CACHE_L2X0
1321         help
1322           On revisions of the PL310 prior to r3p2, the Store Buffer does
1323           not automatically drain. This can cause normal, non-cacheable
1324           writes to be retained when the memory system is idle, leading
1325           to suboptimal I/O performance for drivers using coherent DMA.
1326           This option adds a write barrier to the cpu_idle loop so that,
1327           on systems with an outer cache, the store buffer is drained
1328           explicitly.
1329
1330 config ARM_ERRATA_775420
1331        bool "ARM errata: A data cache maintenance operation which aborts, might lead to deadlock"
1332        depends on CPU_V7
1333        help
1334          This option enables the workaround for the 775420 Cortex-A9 (r2p2,
1335          r2p6,r2p8,r2p10,r3p0) erratum. In case a date cache maintenance
1336          operation aborts with MMU exception, it might cause the processor
1337          to deadlock. This workaround puts DSB before executing ISB if
1338          an abort may occur on cache maintenance.
1339
1340 config ARM_ERRATA_798181
1341         bool "ARM errata: TLBI/DSB failure on Cortex-A15"
1342         depends on CPU_V7 && SMP
1343         help
1344           On Cortex-A15 (r0p0..r3p2) the TLBI*IS/DSB operations are not
1345           adequately shooting down all use of the old entries. This
1346           option enables the Linux kernel workaround for this erratum
1347           which sends an IPI to the CPUs that are running the same ASID
1348           as the one being invalidated.
1349
1350 config ARM_ERRATA_773022
1351         bool "ARM errata: incorrect instructions may be executed from loop buffer"
1352         depends on CPU_V7
1353         help
1354           This option enables the workaround for the 773022 Cortex-A15
1355           (up to r0p4) erratum. In certain rare sequences of code, the
1356           loop buffer may deliver incorrect instructions. This
1357           workaround disables the loop buffer to avoid the erratum.
1358
1359 endmenu
1360
1361 source "arch/arm/common/Kconfig"
1362
1363 menu "Bus support"
1364
1365 config ARM_AMBA
1366         bool
1367
1368 config ISA
1369         bool
1370         help
1371           Find out whether you have ISA slots on your motherboard.  ISA is the
1372           name of a bus system, i.e. the way the CPU talks to the other stuff
1373           inside your box.  Other bus systems are PCI, EISA, MicroChannel
1374           (MCA) or VESA.  ISA is an older system, now being displaced by PCI;
1375           newer boards don't support it.  If you have ISA, say Y, otherwise N.
1376
1377 # Select ISA DMA controller support
1378 config ISA_DMA
1379         bool
1380         select ISA_DMA_API
1381
1382 # Select ISA DMA interface
1383 config ISA_DMA_API
1384         bool
1385
1386 config PCI
1387         bool "PCI support" if MIGHT_HAVE_PCI
1388         help
1389           Find out whether you have a PCI motherboard. PCI is the name of a
1390           bus system, i.e. the way the CPU talks to the other stuff inside
1391           your box. Other bus systems are ISA, EISA, MicroChannel (MCA) or
1392           VESA. If you have PCI, say Y, otherwise N.
1393
1394 config PCI_DOMAINS
1395         bool
1396         depends on PCI
1397
1398 config PCI_NANOENGINE
1399         bool "BSE nanoEngine PCI support"
1400         depends on SA1100_NANOENGINE
1401         help
1402           Enable PCI on the BSE nanoEngine board.
1403
1404 config PCI_SYSCALL
1405         def_bool PCI
1406
1407 config PCI_HOST_ITE8152
1408         bool
1409         depends on PCI && MACH_ARMCORE
1410         default y
1411         select DMABOUNCE
1412
1413 source "drivers/pci/Kconfig"
1414 source "drivers/pci/pcie/Kconfig"
1415
1416 source "drivers/pcmcia/Kconfig"
1417
1418 endmenu
1419
1420 menu "Kernel Features"
1421
1422 config HAVE_SMP
1423         bool
1424         help
1425           This option should be selected by machines which have an SMP-
1426           capable CPU.
1427
1428           The only effect of this option is to make the SMP-related
1429           options available to the user for configuration.
1430
1431 config SMP
1432         bool "Symmetric Multi-Processing"
1433         depends on CPU_V6K || CPU_V7
1434         depends on GENERIC_CLOCKEVENTS
1435         depends on HAVE_SMP
1436         depends on MMU || ARM_MPU
1437         help
1438           This enables support for systems with more than one CPU. If you have
1439           a system with only one CPU, like most personal computers, say N. If
1440           you have a system with more than one CPU, say Y.
1441
1442           If you say N here, the kernel will run on single and multiprocessor
1443           machines, but will use only one CPU of a multiprocessor machine. If
1444           you say Y here, the kernel will run on many, but not all, single
1445           processor machines. On a single processor machine, the kernel will
1446           run faster if you say N here.
1447
1448           See also <file:Documentation/x86/i386/IO-APIC.txt>,
1449           <file:Documentation/nmi_watchdog.txt> and the SMP-HOWTO available at
1450           <http://tldp.org/HOWTO/SMP-HOWTO.html>.
1451
1452           If you don't know what to do here, say N.
1453
1454 config SMP_ON_UP
1455         bool "Allow booting SMP kernel on uniprocessor systems (EXPERIMENTAL)"
1456         depends on SMP && !XIP_KERNEL && MMU
1457         default y
1458         help
1459           SMP kernels contain instructions which fail on non-SMP processors.
1460           Enabling this option allows the kernel to modify itself to make
1461           these instructions safe.  Disabling it allows about 1K of space
1462           savings.
1463
1464           If you don't know what to do here, say Y.
1465
1466 config ARM_CPU_TOPOLOGY
1467         bool "Support cpu topology definition"
1468         depends on SMP && CPU_V7
1469         default y
1470         help
1471           Support ARM cpu topology definition. The MPIDR register defines
1472           affinity between processors which is then used to describe the cpu
1473           topology of an ARM System.
1474
1475 config SCHED_MC
1476         bool "Multi-core scheduler support"
1477         depends on ARM_CPU_TOPOLOGY
1478         help
1479           Multi-core scheduler support improves the CPU scheduler's decision
1480           making when dealing with multi-core CPU chips at a cost of slightly
1481           increased overhead in some places. If unsure say N here.
1482
1483 config SCHED_SMT
1484         bool "SMT scheduler support"
1485         depends on ARM_CPU_TOPOLOGY
1486         help
1487           Improves the CPU scheduler's decision making when dealing with
1488           MultiThreading at a cost of slightly increased overhead in some
1489           places. If unsure say N here.
1490
1491 config HAVE_ARM_SCU
1492         bool
1493         help
1494           This option enables support for the ARM system coherency unit
1495
1496 config HAVE_ARM_ARCH_TIMER
1497         bool "Architected timer support"
1498         depends on CPU_V7
1499         select ARM_ARCH_TIMER
1500         select GENERIC_CLOCKEVENTS
1501         help
1502           This option enables support for the ARM architected timer
1503
1504 config HAVE_ARM_TWD
1505         bool
1506         depends on SMP
1507         select CLKSRC_OF if OF
1508         help
1509           This options enables support for the ARM timer and watchdog unit
1510
1511 config MCPM
1512         bool "Multi-Cluster Power Management"
1513         depends on CPU_V7 && SMP
1514         help
1515           This option provides the common power management infrastructure
1516           for (multi-)cluster based systems, such as big.LITTLE based
1517           systems.
1518
1519 config BIG_LITTLE
1520         bool "big.LITTLE support (Experimental)"
1521         depends on CPU_V7 && SMP
1522         select MCPM
1523         help
1524           This option enables support selections for the big.LITTLE
1525           system architecture.
1526
1527 config BL_SWITCHER
1528         bool "big.LITTLE switcher support"
1529         depends on BIG_LITTLE && MCPM && HOTPLUG_CPU
1530         select CPU_PM
1531         select ARM_CPU_SUSPEND
1532         help
1533           The big.LITTLE "switcher" provides the core functionality to
1534           transparently handle transition between a cluster of A15's
1535           and a cluster of A7's in a big.LITTLE system.
1536
1537 config BL_SWITCHER_DUMMY_IF
1538         tristate "Simple big.LITTLE switcher user interface"
1539         depends on BL_SWITCHER && DEBUG_KERNEL
1540         help
1541           This is a simple and dummy char dev interface to control
1542           the big.LITTLE switcher core code.  It is meant for
1543           debugging purposes only.
1544
1545 choice
1546         prompt "Memory split"
1547         default VMSPLIT_3G
1548         help
1549           Select the desired split between kernel and user memory.
1550
1551           If you are not absolutely sure what you are doing, leave this
1552           option alone!
1553
1554         config VMSPLIT_3G
1555                 bool "3G/1G user/kernel split"
1556         config VMSPLIT_2G
1557                 bool "2G/2G user/kernel split"
1558         config VMSPLIT_1G
1559                 bool "1G/3G user/kernel split"
1560 endchoice
1561
1562 config PAGE_OFFSET
1563         hex
1564         default 0x40000000 if VMSPLIT_1G
1565         default 0x80000000 if VMSPLIT_2G
1566         default 0xC0000000
1567
1568 config NR_CPUS
1569         int "Maximum number of CPUs (2-32)"
1570         range 2 32
1571         depends on SMP
1572         default "4"
1573
1574 config HOTPLUG_CPU
1575         bool "Support for hot-pluggable CPUs"
1576         depends on SMP
1577         help
1578           Say Y here to experiment with turning CPUs off and on.  CPUs
1579           can be controlled through /sys/devices/system/cpu.
1580
1581 config ARM_PSCI
1582         bool "Support for the ARM Power State Coordination Interface (PSCI)"
1583         depends on CPU_V7
1584         help
1585           Say Y here if you want Linux to communicate with system firmware
1586           implementing the PSCI specification for CPU-centric power
1587           management operations described in ARM document number ARM DEN
1588           0022A ("Power State Coordination Interface System Software on
1589           ARM processors").
1590
1591 # The GPIO number here must be sorted by descending number. In case of
1592 # a multiplatform kernel, we just want the highest value required by the
1593 # selected platforms.
1594 config ARCH_NR_GPIO
1595         int
1596         default 1024 if ARCH_SHMOBILE || ARCH_TEGRA
1597         default 512 if ARCH_EXYNOS || ARCH_KEYSTONE || SOC_OMAP5 || SOC_DRA7XX
1598         default 392 if ARCH_U8500
1599         default 352 if ARCH_VT8500
1600         default 288 if ARCH_SUNXI
1601         default 264 if MACH_H4700
1602         default 0
1603         help
1604           Maximum number of GPIOs in the system.
1605
1606           If unsure, leave the default value.
1607
1608 source kernel/Kconfig.preempt
1609
1610 config HZ_FIXED
1611         int
1612         default 200 if ARCH_EBSA110 || ARCH_S3C24XX || ARCH_S5P64X0 || \
1613                 ARCH_S5PV210 || ARCH_EXYNOS4
1614         default AT91_TIMER_HZ if ARCH_AT91
1615         default SHMOBILE_TIMER_HZ if ARCH_SHMOBILE
1616         default 0
1617
1618 choice
1619         depends on HZ_FIXED = 0
1620         prompt "Timer frequency"
1621
1622 config HZ_100
1623         bool "100 Hz"
1624
1625 config HZ_200
1626         bool "200 Hz"
1627
1628 config HZ_250
1629         bool "250 Hz"
1630
1631 config HZ_300
1632         bool "300 Hz"
1633
1634 config HZ_500
1635         bool "500 Hz"
1636
1637 config HZ_1000
1638         bool "1000 Hz"
1639
1640 endchoice
1641
1642 config HZ
1643         int
1644         default HZ_FIXED if HZ_FIXED != 0
1645         default 100 if HZ_100
1646         default 200 if HZ_200
1647         default 250 if HZ_250
1648         default 300 if HZ_300
1649         default 500 if HZ_500
1650         default 1000
1651
1652 config SCHED_HRTICK
1653         def_bool HIGH_RES_TIMERS
1654
1655 config SCHED_HRTICK
1656         def_bool HIGH_RES_TIMERS
1657
1658 config THUMB2_KERNEL
1659         bool "Compile the kernel in Thumb-2 mode" if !CPU_THUMBONLY
1660         depends on (CPU_V7 || CPU_V7M) && !CPU_V6 && !CPU_V6K
1661         default y if CPU_THUMBONLY
1662         select AEABI
1663         select ARM_ASM_UNIFIED
1664         select ARM_UNWIND
1665         help
1666           By enabling this option, the kernel will be compiled in
1667           Thumb-2 mode. A compiler/assembler that understand the unified
1668           ARM-Thumb syntax is needed.
1669
1670           If unsure, say N.
1671
1672 config THUMB2_AVOID_R_ARM_THM_JUMP11
1673         bool "Work around buggy Thumb-2 short branch relocations in gas"
1674         depends on THUMB2_KERNEL && MODULES
1675         default y
1676         help
1677           Various binutils versions can resolve Thumb-2 branches to
1678           locally-defined, preemptible global symbols as short-range "b.n"
1679           branch instructions.
1680
1681           This is a problem, because there's no guarantee the final
1682           destination of the symbol, or any candidate locations for a
1683           trampoline, are within range of the branch.  For this reason, the
1684           kernel does not support fixing up the R_ARM_THM_JUMP11 (102)
1685           relocation in modules at all, and it makes little sense to add
1686           support.
1687
1688           The symptom is that the kernel fails with an "unsupported
1689           relocation" error when loading some modules.
1690
1691           Until fixed tools are available, passing
1692           -fno-optimize-sibling-calls to gcc should prevent gcc generating
1693           code which hits this problem, at the cost of a bit of extra runtime
1694           stack usage in some cases.
1695
1696           The problem is described in more detail at:
1697               https://bugs.launchpad.net/binutils-linaro/+bug/725126
1698
1699           Only Thumb-2 kernels are affected.
1700
1701           Unless you are sure your tools don't have this problem, say Y.
1702
1703 config ARM_ASM_UNIFIED
1704         bool
1705
1706 config AEABI
1707         bool "Use the ARM EABI to compile the kernel"
1708         help
1709           This option allows for the kernel to be compiled using the latest
1710           ARM ABI (aka EABI).  This is only useful if you are using a user
1711           space environment that is also compiled with EABI.
1712
1713           Since there are major incompatibilities between the legacy ABI and
1714           EABI, especially with regard to structure member alignment, this
1715           option also changes the kernel syscall calling convention to
1716           disambiguate both ABIs and allow for backward compatibility support
1717           (selected with CONFIG_OABI_COMPAT).
1718
1719           To use this you need GCC version 4.0.0 or later.
1720
1721 config OABI_COMPAT
1722         bool "Allow old ABI binaries to run with this kernel (EXPERIMENTAL)"
1723         depends on AEABI && !THUMB2_KERNEL
1724         help
1725           This option preserves the old syscall interface along with the
1726           new (ARM EABI) one. It also provides a compatibility layer to
1727           intercept syscalls that have structure arguments which layout
1728           in memory differs between the legacy ABI and the new ARM EABI
1729           (only for non "thumb" binaries). This option adds a tiny
1730           overhead to all syscalls and produces a slightly larger kernel.
1731
1732           The seccomp filter system will not be available when this is
1733           selected, since there is no way yet to sensibly distinguish
1734           between calling conventions during filtering.
1735
1736           If you know you'll be using only pure EABI user space then you
1737           can say N here. If this option is not selected and you attempt
1738           to execute a legacy ABI binary then the result will be
1739           UNPREDICTABLE (in fact it can be predicted that it won't work
1740           at all). If in doubt say N.
1741
1742 config ARCH_HAS_HOLES_MEMORYMODEL
1743         bool
1744
1745 config ARCH_SPARSEMEM_ENABLE
1746         bool
1747
1748 config ARCH_SPARSEMEM_DEFAULT
1749         def_bool ARCH_SPARSEMEM_ENABLE
1750
1751 config ARCH_SELECT_MEMORY_MODEL
1752         def_bool ARCH_SPARSEMEM_ENABLE
1753
1754 config HAVE_ARCH_PFN_VALID
1755         def_bool ARCH_HAS_HOLES_MEMORYMODEL || !SPARSEMEM
1756
1757 config HIGHMEM
1758         bool "High Memory Support"
1759         depends on MMU
1760         help
1761           The address space of ARM processors is only 4 Gigabytes large
1762           and it has to accommodate user address space, kernel address
1763           space as well as some memory mapped IO. That means that, if you
1764           have a large amount of physical memory and/or IO, not all of the
1765           memory can be "permanently mapped" by the kernel. The physical
1766           memory that is not permanently mapped is called "high memory".
1767
1768           Depending on the selected kernel/user memory split, minimum
1769           vmalloc space and actual amount of RAM, you may not need this
1770           option which should result in a slightly faster kernel.
1771
1772           If unsure, say n.
1773
1774 config HIGHPTE
1775         bool "Allocate 2nd-level pagetables from highmem"
1776         depends on HIGHMEM
1777
1778 config HW_PERF_EVENTS
1779         bool "Enable hardware performance counter support for perf events"
1780         depends on PERF_EVENTS
1781         default y
1782         help
1783           Enable hardware performance counter support for perf events. If
1784           disabled, perf events will use software events only.
1785
1786 config SYS_SUPPORTS_HUGETLBFS
1787        def_bool y
1788        depends on ARM_LPAE
1789
1790 config HAVE_ARCH_TRANSPARENT_HUGEPAGE
1791        def_bool y
1792        depends on ARM_LPAE
1793
1794 config ARCH_WANT_GENERAL_HUGETLB
1795         def_bool y
1796
1797 source "mm/Kconfig"
1798
1799 config FORCE_MAX_ZONEORDER
1800         int "Maximum zone order" if ARCH_SHMOBILE
1801         range 11 64 if ARCH_SHMOBILE
1802         default "12" if SOC_AM33XX
1803         default "9" if SA1111
1804         default "11"
1805         help
1806           The kernel memory allocator divides physically contiguous memory
1807           blocks into "zones", where each zone is a power of two number of
1808           pages.  This option selects the largest power of two that the kernel
1809           keeps in the memory allocator.  If you need to allocate very large
1810           blocks of physically contiguous memory, then you may need to
1811           increase this value.
1812
1813           This config option is actually maximum order plus one. For example,
1814           a value of 11 means that the largest free memory block is 2^10 pages.
1815
1816 config ALIGNMENT_TRAP
1817         bool
1818         depends on CPU_CP15_MMU
1819         default y if !ARCH_EBSA110
1820         select HAVE_PROC_CPU if PROC_FS
1821         help
1822           ARM processors cannot fetch/store information which is not
1823           naturally aligned on the bus, i.e., a 4 byte fetch must start at an
1824           address divisible by 4. On 32-bit ARM processors, these non-aligned
1825           fetch/store instructions will be emulated in software if you say
1826           here, which has a severe performance impact. This is necessary for
1827           correct operation of some network protocols. With an IP-only
1828           configuration it is safe to say N, otherwise say Y.
1829
1830 config UACCESS_WITH_MEMCPY
1831         bool "Use kernel mem{cpy,set}() for {copy_to,clear}_user()"
1832         depends on MMU
1833         default y if CPU_FEROCEON
1834         help
1835           Implement faster copy_to_user and clear_user methods for CPU
1836           cores where a 8-word STM instruction give significantly higher
1837           memory write throughput than a sequence of individual 32bit stores.
1838
1839           A possible side effect is a slight increase in scheduling latency
1840           between threads sharing the same address space if they invoke
1841           such copy operations with large buffers.
1842
1843           However, if the CPU data cache is using a write-allocate mode,
1844           this option is unlikely to provide any performance gain.
1845
1846 config SECCOMP
1847         bool
1848         prompt "Enable seccomp to safely compute untrusted bytecode"
1849         ---help---
1850           This kernel feature is useful for number crunching applications
1851           that may need to compute untrusted bytecode during their
1852           execution. By using pipes or other transports made available to
1853           the process as file descriptors supporting the read/write
1854           syscalls, it's possible to isolate those applications in
1855           their own address space using seccomp. Once seccomp is
1856           enabled via prctl(PR_SET_SECCOMP), it cannot be disabled
1857           and the task is only allowed to execute a few safe syscalls
1858           defined by each seccomp mode.
1859
1860 config CC_STACKPROTECTOR
1861         bool "Enable -fstack-protector buffer overflow detection (EXPERIMENTAL)"
1862         help
1863           This option turns on the -fstack-protector GCC feature. This
1864           feature puts, at the beginning of functions, a canary value on
1865           the stack just before the return address, and validates
1866           the value just before actually returning.  Stack based buffer
1867           overflows (that need to overwrite this return address) now also
1868           overwrite the canary, which gets detected and the attack is then
1869           neutralized via a kernel panic.
1870           This feature requires gcc version 4.2 or above.
1871
1872 config SWIOTLB
1873         def_bool y
1874
1875 config IOMMU_HELPER
1876         def_bool SWIOTLB
1877
1878 config XEN_DOM0
1879         def_bool y
1880         depends on XEN
1881
1882 config XEN
1883         bool "Xen guest support on ARM (EXPERIMENTAL)"
1884         depends on ARM && AEABI && OF
1885         depends on CPU_V7 && !CPU_V6
1886         depends on !GENERIC_ATOMIC64
1887         select ARM_PSCI
1888         select SWIOTLB_XEN
1889         help
1890           Say Y if you want to run Linux in a Virtual Machine on Xen on ARM.
1891
1892 endmenu
1893
1894 menu "Boot options"
1895
1896 config USE_OF
1897         bool "Flattened Device Tree support"
1898         select IRQ_DOMAIN
1899         select OF
1900         select OF_EARLY_FLATTREE
1901         help
1902           Include support for flattened device tree machine descriptions.
1903
1904 config ATAGS
1905         bool "Support for the traditional ATAGS boot data passing" if USE_OF
1906         default y
1907         help
1908           This is the traditional way of passing data to the kernel at boot
1909           time. If you are solely relying on the flattened device tree (or
1910           the ARM_ATAG_DTB_COMPAT option) then you may unselect this option
1911           to remove ATAGS support from your kernel binary.  If unsure,
1912           leave this to y.
1913
1914 config DEPRECATED_PARAM_STRUCT
1915         bool "Provide old way to pass kernel parameters"
1916         depends on ATAGS
1917         help
1918           This was deprecated in 2001 and announced to live on for 5 years.
1919           Some old boot loaders still use this way.
1920
1921 # Compressed boot loader in ROM.  Yes, we really want to ask about
1922 # TEXT and BSS so we preserve their values in the config files.
1923 config ZBOOT_ROM_TEXT
1924         hex "Compressed ROM boot loader base address"
1925         default "0"
1926         help
1927           The physical address at which the ROM-able zImage is to be
1928           placed in the target.  Platforms which normally make use of
1929           ROM-able zImage formats normally set this to a suitable
1930           value in their defconfig file.
1931
1932           If ZBOOT_ROM is not enabled, this has no effect.
1933
1934 config ZBOOT_ROM_BSS
1935         hex "Compressed ROM boot loader BSS address"
1936         default "0"
1937         help
1938           The base address of an area of read/write memory in the target
1939           for the ROM-able zImage which must be available while the
1940           decompressor is running. It must be large enough to hold the
1941           entire decompressed kernel plus an additional 128 KiB.
1942           Platforms which normally make use of ROM-able zImage formats
1943           normally set this to a suitable value in their defconfig file.
1944
1945           If ZBOOT_ROM is not enabled, this has no effect.
1946
1947 config ZBOOT_ROM
1948         bool "Compressed boot loader in ROM/flash"
1949         depends on ZBOOT_ROM_TEXT != ZBOOT_ROM_BSS
1950         help
1951           Say Y here if you intend to execute your compressed kernel image
1952           (zImage) directly from ROM or flash.  If unsure, say N.
1953
1954 choice
1955         prompt "Include SD/MMC loader in zImage (EXPERIMENTAL)"
1956         depends on ZBOOT_ROM && ARCH_SH7372
1957         default ZBOOT_ROM_NONE
1958         help
1959           Include experimental SD/MMC loading code in the ROM-able zImage.
1960           With this enabled it is possible to write the ROM-able zImage
1961           kernel image to an MMC or SD card and boot the kernel straight
1962           from the reset vector. At reset the processor Mask ROM will load
1963           the first part of the ROM-able zImage which in turn loads the
1964           rest the kernel image to RAM.
1965
1966 config ZBOOT_ROM_NONE
1967         bool "No SD/MMC loader in zImage (EXPERIMENTAL)"
1968         help
1969           Do not load image from SD or MMC
1970
1971 config ZBOOT_ROM_MMCIF
1972         bool "Include MMCIF loader in zImage (EXPERIMENTAL)"
1973         help
1974           Load image from MMCIF hardware block.
1975
1976 config ZBOOT_ROM_SH_MOBILE_SDHI
1977         bool "Include SuperH Mobile SDHI loader in zImage (EXPERIMENTAL)"
1978         help
1979           Load image from SDHI hardware block
1980
1981 endchoice
1982
1983 config ARM_APPENDED_DTB
1984         bool "Use appended device tree blob to zImage (EXPERIMENTAL)"
1985         depends on OF && !ZBOOT_ROM
1986         help
1987           With this option, the boot code will look for a device tree binary
1988           (DTB) appended to zImage
1989           (e.g. cat zImage <filename>.dtb > zImage_w_dtb).
1990
1991           This is meant as a backward compatibility convenience for those
1992           systems with a bootloader that can't be upgraded to accommodate
1993           the documented boot protocol using a device tree.
1994
1995           Beware that there is very little in terms of protection against
1996           this option being confused by leftover garbage in memory that might
1997           look like a DTB header after a reboot if no actual DTB is appended
1998           to zImage.  Do not leave this option active in a production kernel
1999           if you don't intend to always append a DTB.  Proper passing of the
2000           location into r2 of a bootloader provided DTB is always preferable
2001           to this option.
2002
2003 config ARM_ATAG_DTB_COMPAT
2004         bool "Supplement the appended DTB with traditional ATAG information"
2005         depends on ARM_APPENDED_DTB
2006         help
2007           Some old bootloaders can't be updated to a DTB capable one, yet
2008           they provide ATAGs with memory configuration, the ramdisk address,
2009           the kernel cmdline string, etc.  Such information is dynamically
2010           provided by the bootloader and can't always be stored in a static
2011           DTB.  To allow a device tree enabled kernel to be used with such
2012           bootloaders, this option allows zImage to extract the information
2013           from the ATAG list and store it at run time into the appended DTB.
2014
2015 choice
2016         prompt "Kernel command line type" if ARM_ATAG_DTB_COMPAT
2017         default ARM_ATAG_DTB_COMPAT_CMDLINE_FROM_BOOTLOADER
2018
2019 config ARM_ATAG_DTB_COMPAT_CMDLINE_FROM_BOOTLOADER
2020         bool "Use bootloader kernel arguments if available"
2021         help
2022           Uses the command-line options passed by the boot loader instead of
2023           the device tree bootargs property. If the boot loader doesn't provide
2024           any, the device tree bootargs property will be used.
2025
2026 config ARM_ATAG_DTB_COMPAT_CMDLINE_EXTEND
2027         bool "Extend with bootloader kernel arguments"
2028         help
2029           The command-line arguments provided by the boot loader will be
2030           appended to the the device tree bootargs property.
2031
2032 endchoice
2033
2034 config CMDLINE
2035         string "Default kernel command string"
2036         default ""
2037         help
2038           On some architectures (EBSA110 and CATS), there is currently no way
2039           for the boot loader to pass arguments to the kernel. For these
2040           architectures, you should supply some command-line options at build
2041           time by entering them here. As a minimum, you should specify the
2042           memory size and the root device (e.g., mem=64M root=/dev/nfs).
2043
2044 choice
2045         prompt "Kernel command line type" if CMDLINE != ""
2046         default CMDLINE_FROM_BOOTLOADER
2047         depends on ATAGS
2048
2049 config CMDLINE_FROM_BOOTLOADER
2050         bool "Use bootloader kernel arguments if available"
2051         help
2052           Uses the command-line options passed by the boot loader. If
2053           the boot loader doesn't provide any, the default kernel command
2054           string provided in CMDLINE will be used.
2055
2056 config CMDLINE_EXTEND
2057         bool "Extend bootloader kernel arguments"
2058         help
2059           The command-line arguments provided by the boot loader will be
2060           appended to the default kernel command string.
2061
2062 config CMDLINE_FORCE
2063         bool "Always use the default kernel command string"
2064         help
2065           Always use the default kernel command string, even if the boot
2066           loader passes other arguments to the kernel.
2067           This is useful if you cannot or don't want to change the
2068           command-line options your boot loader passes to the kernel.
2069 endchoice
2070
2071 config XIP_KERNEL
2072         bool "Kernel Execute-In-Place from ROM"
2073         depends on !ZBOOT_ROM && !ARM_LPAE && !ARCH_MULTIPLATFORM
2074         help
2075           Execute-In-Place allows the kernel to run from non-volatile storage
2076           directly addressable by the CPU, such as NOR flash. This saves RAM
2077           space since the text section of the kernel is not loaded from flash
2078           to RAM.  Read-write sections, such as the data section and stack,
2079           are still copied to RAM.  The XIP kernel is not compressed since
2080           it has to run directly from flash, so it will take more space to
2081           store it.  The flash address used to link the kernel object files,
2082           and for storing it, is configuration dependent. Therefore, if you
2083           say Y here, you must know the proper physical address where to
2084           store the kernel image depending on your own flash memory usage.
2085
2086           Also note that the make target becomes "make xipImage" rather than
2087           "make zImage" or "make Image".  The final kernel binary to put in
2088           ROM memory will be arch/arm/boot/xipImage.
2089
2090           If unsure, say N.
2091
2092 config XIP_PHYS_ADDR
2093         hex "XIP Kernel Physical Location"
2094         depends on XIP_KERNEL
2095         default "0x00080000"
2096         help
2097           This is the physical address in your flash memory the kernel will
2098           be linked for and stored to.  This address is dependent on your
2099           own flash usage.
2100
2101 config KEXEC
2102         bool "Kexec system call (EXPERIMENTAL)"
2103         depends on (!SMP || PM_SLEEP_SMP)
2104         help
2105           kexec is a system call that implements the ability to shutdown your
2106           current kernel, and to start another kernel.  It is like a reboot
2107           but it is independent of the system firmware.   And like a reboot
2108           you can start any kernel with it, not just Linux.
2109
2110           It is an ongoing process to be certain the hardware in a machine
2111           is properly shutdown, so do not be surprised if this code does not
2112           initially work for you.
2113
2114 config ATAGS_PROC
2115         bool "Export atags in procfs"
2116         depends on ATAGS && KEXEC
2117         default y
2118         help
2119           Should the atags used to boot the kernel be exported in an "atags"
2120           file in procfs. Useful with kexec.
2121
2122 config CRASH_DUMP
2123         bool "Build kdump crash kernel (EXPERIMENTAL)"
2124         help
2125           Generate crash dump after being started by kexec. This should
2126           be normally only set in special crash dump kernels which are
2127           loaded in the main kernel with kexec-tools into a specially
2128           reserved region and then later executed after a crash by
2129           kdump/kexec. The crash dump kernel must be compiled to a
2130           memory address not used by the main kernel
2131
2132           For more details see Documentation/kdump/kdump.txt
2133
2134 config AUTO_ZRELADDR
2135         bool "Auto calculation of the decompressed kernel image address"
2136         depends on !ZBOOT_ROM
2137         help
2138           ZRELADDR is the physical address where the decompressed kernel
2139           image will be placed. If AUTO_ZRELADDR is selected, the address
2140           will be determined at run-time by masking the current IP with
2141           0xf8000000. This assumes the zImage being placed in the first 128MB
2142           from start of memory.
2143
2144 endmenu
2145
2146 menu "CPU Power Management"
2147
2148 if ARCH_HAS_CPUFREQ
2149 source "drivers/cpufreq/Kconfig"
2150 endif
2151
2152 source "drivers/cpuidle/Kconfig"
2153
2154 endmenu
2155
2156 menu "Floating point emulation"
2157
2158 comment "At least one emulation must be selected"
2159
2160 config FPE_NWFPE
2161         bool "NWFPE math emulation"
2162         depends on (!AEABI || OABI_COMPAT) && !THUMB2_KERNEL
2163         ---help---
2164           Say Y to include the NWFPE floating point emulator in the kernel.
2165           This is necessary to run most binaries. Linux does not currently
2166           support floating point hardware so you need to say Y here even if
2167           your machine has an FPA or floating point co-processor podule.
2168
2169           You may say N here if you are going to load the Acorn FPEmulator
2170           early in the bootup.
2171
2172 config FPE_NWFPE_XP
2173         bool "Support extended precision"
2174         depends on FPE_NWFPE
2175         help
2176           Say Y to include 80-bit support in the kernel floating-point
2177           emulator.  Otherwise, only 32 and 64-bit support is compiled in.
2178           Note that gcc does not generate 80-bit operations by default,
2179           so in most cases this option only enlarges the size of the
2180           floating point emulator without any good reason.
2181
2182           You almost surely want to say N here.
2183
2184 config FPE_FASTFPE
2185         bool "FastFPE math emulation (EXPERIMENTAL)"
2186         depends on (!AEABI || OABI_COMPAT) && !CPU_32v3
2187         ---help---
2188           Say Y here to include the FAST floating point emulator in the kernel.
2189           This is an experimental much faster emulator which now also has full
2190           precision for the mantissa.  It does not support any exceptions.
2191           It is very simple, and approximately 3-6 times faster than NWFPE.
2192
2193           It should be sufficient for most programs.  It may be not suitable
2194           for scientific calculations, but you have to check this for yourself.
2195           If you do not feel you need a faster FP emulation you should better
2196           choose NWFPE.
2197
2198 config VFP
2199         bool "VFP-format floating point maths"
2200         depends on CPU_V6 || CPU_V6K || CPU_ARM926T || CPU_V7 || CPU_FEROCEON
2201         help
2202           Say Y to include VFP support code in the kernel. This is needed
2203           if your hardware includes a VFP unit.
2204
2205           Please see <file:Documentation/arm/VFP/release-notes.txt> for
2206           release notes and additional status information.
2207
2208           Say N if your target does not have VFP hardware.
2209
2210 config VFPv3
2211         bool
2212         depends on VFP
2213         default y if CPU_V7
2214
2215 config NEON
2216         bool "Advanced SIMD (NEON) Extension support"
2217         depends on VFPv3 && CPU_V7
2218         help
2219           Say Y to include support code for NEON, the ARMv7 Advanced SIMD
2220           Extension.
2221
2222 config KERNEL_MODE_NEON
2223         bool "Support for NEON in kernel mode"
2224         depends on NEON && AEABI
2225         help
2226           Say Y to include support for NEON in kernel mode.
2227
2228 endmenu
2229
2230 menu "Userspace binary formats"
2231
2232 source "fs/Kconfig.binfmt"
2233
2234 config ARTHUR
2235         tristate "RISC OS personality"
2236         depends on !AEABI
2237         help
2238           Say Y here to include the kernel code necessary if you want to run
2239           Acorn RISC OS/Arthur binaries under Linux. This code is still very
2240           experimental; if this sounds frightening, say N and sleep in peace.
2241           You can also say M here to compile this support as a module (which
2242           will be called arthur).
2243
2244 endmenu
2245
2246 menu "Power management options"
2247
2248 source "kernel/power/Kconfig"
2249
2250 config ARCH_SUSPEND_POSSIBLE
2251         depends on !ARCH_S5PC100
2252         depends on CPU_ARM920T || CPU_ARM926T || CPU_FEROCEON || CPU_SA1100 || \
2253                 CPU_V6 || CPU_V6K || CPU_V7 || CPU_XSC3 || CPU_XSCALE || CPU_MOHAWK
2254         def_bool y
2255
2256 config ARM_CPU_SUSPEND
2257         def_bool PM_SLEEP
2258
2259 endmenu
2260
2261 source "net/Kconfig"
2262
2263 source "drivers/Kconfig"
2264
2265 source "fs/Kconfig"
2266
2267 source "arch/arm/Kconfig.debug"
2268
2269 source "security/Kconfig"
2270
2271 source "crypto/Kconfig"
2272
2273 source "lib/Kconfig"
2274
2275 source "arch/arm/kvm/Kconfig"