arch/arm/Kconfig

   1 # SPDX-License-Identifier: GPL-2.0
   2 config ARM
   3         bool
   4         default y
   5         select ARCH_CLOCKSOURCE_DATA
   6         select ARCH_DISCARD_MEMBLOCK if !HAVE_ARCH_PFN_VALID && !KEXEC
   7         select ARCH_HAS_DEBUG_VIRTUAL if MMU
   8         select ARCH_HAS_DEVMEM_IS_ALLOWED
   9         select ARCH_HAS_ELF_RANDOMIZE
  10         select ARCH_HAS_FORTIFY_SOURCE
  11         select ARCH_HAS_KCOV
  12         select ARCH_HAS_MEMBARRIER_SYNC_CORE
  13         select ARCH_HAS_PTE_SPECIAL if ARM_LPAE
  14         select ARCH_HAS_PHYS_TO_DMA
  15         select ARCH_HAS_SET_MEMORY
  16         select ARCH_HAS_STRICT_KERNEL_RWX if MMU && !XIP_KERNEL
  17         select ARCH_HAS_STRICT_MODULE_RWX if MMU
  18         select ARCH_HAS_TICK_BROADCAST if GENERIC_CLOCKEVENTS_BROADCAST
  19         select ARCH_HAVE_CUSTOM_GPIO_H
  20         select ARCH_HAS_GCOV_PROFILE_ALL
  21         select ARCH_MIGHT_HAVE_PC_PARPORT
  22         select ARCH_OPTIONAL_KERNEL_RWX if ARCH_HAS_STRICT_KERNEL_RWX
  23         select ARCH_OPTIONAL_KERNEL_RWX_DEFAULT if CPU_V7
  24         select ARCH_SUPPORTS_ATOMIC_RMW
  25         select ARCH_USE_BUILTIN_BSWAP
  26         select ARCH_USE_CMPXCHG_LOCKREF
  27         select ARCH_WANT_IPC_PARSE_VERSION
  28         select BUILDTIME_EXTABLE_SORT if MMU
  29         select CLONE_BACKWARDS
  30         select CPU_PM if (SUSPEND || CPU_IDLE)
  31         select DCACHE_WORD_ACCESS if HAVE_EFFICIENT_UNALIGNED_ACCESS
  32         select DMA_DIRECT_OPS if !MMU
  33         select EDAC_SUPPORT
  34         select EDAC_ATOMIC_SCRUB
  35         select GENERIC_ALLOCATOR
  36         select GENERIC_ARCH_TOPOLOGY if ARM_CPU_TOPOLOGY
  37         select GENERIC_ATOMIC64 if (CPU_V7M || CPU_V6 || !CPU_32v6K || !AEABI)
  38         select GENERIC_CLOCKEVENTS_BROADCAST if SMP
  39         select GENERIC_CPU_AUTOPROBE
  40         select GENERIC_EARLY_IOREMAP
  41         select GENERIC_IDLE_POLL_SETUP
  42         select GENERIC_IRQ_PROBE
  43         select GENERIC_IRQ_SHOW
  44         select GENERIC_IRQ_SHOW_LEVEL
  45         select GENERIC_PCI_IOMAP
  46         select GENERIC_SCHED_CLOCK
  47         select GENERIC_SMP_IDLE_THREAD
  48         select GENERIC_STRNCPY_FROM_USER
  49         select GENERIC_STRNLEN_USER
  50         select HANDLE_DOMAIN_IRQ
  51         select HARDIRQS_SW_RESEND
  52         select HAVE_ARCH_AUDITSYSCALL if (AEABI && !OABI_COMPAT)
  53         select HAVE_ARCH_BITREVERSE if (CPU_32v7M || CPU_32v7) && !CPU_32v6
  54         select HAVE_ARCH_JUMP_LABEL if !XIP_KERNEL && !CPU_ENDIAN_BE32 && MMU
  55         select HAVE_ARCH_KGDB if !CPU_ENDIAN_BE32 && MMU
  56         select HAVE_ARCH_MMAP_RND_BITS if MMU
  57         select HAVE_ARCH_SECCOMP_FILTER if (AEABI && !OABI_COMPAT)
  58         select HAVE_ARCH_THREAD_STRUCT_WHITELIST
  59         select HAVE_ARCH_TRACEHOOK
  60         select HAVE_ARM_SMCCC if CPU_V7
  61         select HAVE_EBPF_JIT if !CPU_ENDIAN_BE32
  62         select HAVE_CONTEXT_TRACKING
  63         select HAVE_C_RECORDMCOUNT
  64         select HAVE_DEBUG_KMEMLEAK
  65         select HAVE_DMA_CONTIGUOUS if MMU
  66         select HAVE_DYNAMIC_FTRACE if (!XIP_KERNEL) && !CPU_ENDIAN_BE32 && MMU
  67         select HAVE_DYNAMIC_FTRACE_WITH_REGS if HAVE_DYNAMIC_FTRACE
  68         select HAVE_EFFICIENT_UNALIGNED_ACCESS if (CPU_V6 || CPU_V6K || CPU_V7) && MMU
  69         select HAVE_EXIT_THREAD
  70         select HAVE_FTRACE_MCOUNT_RECORD if (!XIP_KERNEL)
  71         select HAVE_FUNCTION_GRAPH_TRACER if (!THUMB2_KERNEL)
  72         select HAVE_FUNCTION_TRACER if (!XIP_KERNEL)
  73         select HAVE_GCC_PLUGINS
  74         select HAVE_GENERIC_DMA_COHERENT
  75         select HAVE_HW_BREAKPOINT if (PERF_EVENTS && (CPU_V6 || CPU_V6K || CPU_V7))
  76         select HAVE_IDE if PCI || ISA || PCMCIA
  77         select HAVE_IRQ_TIME_ACCOUNTING
  78         select HAVE_KERNEL_GZIP
  79         select HAVE_KERNEL_LZ4
  80         select HAVE_KERNEL_LZMA
  81         select HAVE_KERNEL_LZO
  82         select HAVE_KERNEL_XZ
  83         select HAVE_KPROBES if !XIP_KERNEL && !CPU_ENDIAN_BE32 && !CPU_V7M
  84         select HAVE_KRETPROBES if (HAVE_KPROBES)
  85         select HAVE_MEMBLOCK
  86         select HAVE_MOD_ARCH_SPECIFIC
  87         select HAVE_NMI
  88         select HAVE_OPROFILE if (HAVE_PERF_EVENTS)
  89         select HAVE_OPTPROBES if !THUMB2_KERNEL
  90         select HAVE_PERF_EVENTS
  91         select HAVE_PERF_REGS
  92         select HAVE_PERF_USER_STACK_DUMP
  93         select HAVE_RCU_TABLE_FREE if (SMP && ARM_LPAE)
  94         select HAVE_REGS_AND_STACK_ACCESS_API
  95         select HAVE_RSEQ
  96         select HAVE_STACKPROTECTOR
  97         select HAVE_SYSCALL_TRACEPOINTS
  98         select HAVE_UID16
  99         select HAVE_VIRT_CPU_ACCOUNTING_GEN
 100         select IRQ_FORCED_THREADING
 101         select MODULES_USE_ELF_REL
 102         select NEED_DMA_MAP_STATE
 103         select NO_BOOTMEM
 104         select OF_EARLY_FLATTREE if OF
 105         select OF_RESERVED_MEM if OF
 106         select OLD_SIGACTION
 107         select OLD_SIGSUSPEND3
 108         select PERF_USE_VMALLOC
 109         select REFCOUNT_FULL
 110         select RTC_LIB
 111         select SYS_SUPPORTS_APM_EMULATION
 112         # Above selects are sorted alphabetically; please add new ones
 113         # according to that.  Thanks.
 114         help
 115           The ARM series is a line of low-power-consumption RISC chip designs
 116           licensed by ARM Ltd and targeted at embedded applications and
 117           handhelds such as the Compaq IPAQ.  ARM-based PCs are no longer
 118           manufactured, but legacy ARM-based PC hardware remains popular in
 119           Europe.  There is an ARM Linux project with a web page at
 120           <http://www.arm.linux.org.uk/>.
 121
 122 config ARM_HAS_SG_CHAIN
 123         select ARCH_HAS_SG_CHAIN
 124         bool
 125
 126 config ARM_DMA_USE_IOMMU
 127         bool
 128         select ARM_HAS_SG_CHAIN
 129         select NEED_SG_DMA_LENGTH
 130
 131 if ARM_DMA_USE_IOMMU
 132
 133 config ARM_DMA_IOMMU_ALIGNMENT
 134         int "Maximum PAGE_SIZE order of alignment for DMA IOMMU buffers"
 135         range 4 9
 136         default 8
 137         help
 138           DMA mapping framework by default aligns all buffers to the smallest
 139           PAGE_SIZE order which is greater than or equal to the requested buffer
 140           size. This works well for buffers up to a few hundreds kilobytes, but
 141           for larger buffers it just a waste of address space. Drivers which has
 142           relatively small addressing window (like 64Mib) might run out of
 143           virtual space with just a few allocations.
 144
 145           With this parameter you can specify the maximum PAGE_SIZE order for
 146           DMA IOMMU buffers. Larger buffers will be aligned only to this
 147           specified order. The order is expressed as a power of two multiplied
 148           by the PAGE_SIZE.
 149
 150 endif
 151
 152 config MIGHT_HAVE_PCI
 153         bool
 154
 155 config SYS_SUPPORTS_APM_EMULATION
 156         bool
 157
 158 config HAVE_TCM
 159         bool
 160         select GENERIC_ALLOCATOR
 161
 162 config HAVE_PROC_CPU
 163         bool
 164
 165 config NO_IOPORT_MAP
 166         bool
 167
 168 config EISA
 169         bool
 170         ---help---
 171           The Extended Industry Standard Architecture (EISA) bus was
 172           developed as an open alternative to the IBM MicroChannel bus.
 173
 174           The EISA bus provided some of the features of the IBM MicroChannel
 175           bus while maintaining backward compatibility with cards made for
 176           the older ISA bus.  The EISA bus saw limited use between 1988 and
 177           1995 when it was made obsolete by the PCI bus.
 178
 179           Say Y here if you are building a kernel for an EISA-based machine.
 180
 181           Otherwise, say N.
 182
 183 config SBUS
 184         bool
 185
 186 config STACKTRACE_SUPPORT
 187         bool
 188         default y
 189
 190 config LOCKDEP_SUPPORT
 191         bool
 192         default y
 193
 194 config TRACE_IRQFLAGS_SUPPORT
 195         bool
 196         default !CPU_V7M
 197
 198 config RWSEM_XCHGADD_ALGORITHM
 199         bool
 200         default y
 201
 202 config ARCH_HAS_ILOG2_U32
 203         bool
 204
 205 config ARCH_HAS_ILOG2_U64
 206         bool
 207
 208 config ARCH_HAS_BANDGAP
 209         bool
 210
 211 config FIX_EARLYCON_MEM
 212         def_bool y if MMU
 213
 214 config GENERIC_HWEIGHT
 215         bool
 216         default y
 217
 218 config GENERIC_CALIBRATE_DELAY
 219         bool
 220         default y
 221
 222 config ARCH_MAY_HAVE_PC_FDC
 223         bool
 224
 225 config ZONE_DMA
 226         bool
 227
 228 config ARCH_SUPPORTS_UPROBES
 229         def_bool y
 230
 231 config ARCH_HAS_DMA_SET_COHERENT_MASK
 232         bool
 233
 234 config GENERIC_ISA_DMA
 235         bool
 236
 237 config FIQ
 238         bool
 239
 240 config NEED_RET_TO_USER
 241         bool
 242
 243 config ARCH_MTD_XIP
 244         bool
 245
 246 config ARM_PATCH_PHYS_VIRT
 247         bool "Patch physical to virtual translations at runtime" if EMBEDDED
 248         default y
 249         depends on !XIP_KERNEL && MMU
 250         help
 251           Patch phys-to-virt and virt-to-phys translation functions at
 252           boot and module load time according to the position of the
 253           kernel in system memory.
 254
 255           This can only be used with non-XIP MMU kernels where the base
 256           of physical memory is at a 16MB boundary.
 257
 258           Only disable this option if you know that you do not require
 259           this feature (eg, building a kernel for a single machine) and
 260           you need to shrink the kernel to the minimal size.
 261
 262 config NEED_MACH_IO_H
 263         bool
 264         help
 265           Select this when mach/io.h is required to provide special
 266           definitions for this platform.  The need for mach/io.h should
 267           be avoided when possible.
 268
 269 config NEED_MACH_MEMORY_H
 270         bool
 271         help
 272           Select this when mach/memory.h is required to provide special
 273           definitions for this platform.  The need for mach/memory.h should
 274           be avoided when possible.
 275
 276 config PHYS_OFFSET
 277         hex "Physical address of main memory" if MMU
 278         depends on !ARM_PATCH_PHYS_VIRT
 279         default DRAM_BASE if !MMU
 280         default 0x00000000 if ARCH_EBSA110 || \
 281                         ARCH_FOOTBRIDGE || \
 282                         ARCH_INTEGRATOR || \
 283                         ARCH_IOP13XX || \
 284                         ARCH_KS8695 || \
 285                         ARCH_REALVIEW
 286         default 0x10000000 if ARCH_OMAP1 || ARCH_RPC
 287         default 0x20000000 if ARCH_S5PV210
 288         default 0xc0000000 if ARCH_SA1100
 289         help
 290           Please provide the physical address corresponding to the
 291           location of main memory in your system.
 292
 293 config GENERIC_BUG
 294         def_bool y
 295         depends on BUG
 296
 297 config PGTABLE_LEVELS
 298         int
 299         default 3 if ARM_LPAE
 300         default 2
 301
 302 source "init/Kconfig"
 303
 304 source "kernel/Kconfig.freezer"
 305
 306 menu "System Type"
 307
 308 config MMU
 309         bool "MMU-based Paged Memory Management Support"
 310         default y
 311         help
 312           Select if you want MMU-based virtualised addressing space
 313           support by paged memory management. If unsure, say 'Y'.
 314
 315 config ARCH_MMAP_RND_BITS_MIN
 316         default 8
 317
 318 config ARCH_MMAP_RND_BITS_MAX
 319         default 14 if PAGE_OFFSET=0x40000000
 320         default 15 if PAGE_OFFSET=0x80000000
 321         default 16
 322
 323 #
 324 # The "ARM system type" choice list is ordered alphabetically by option
 325 # text.  Please add new entries in the option alphabetic order.
 326 #
 327 choice
 328         prompt "ARM system type"
 329         default ARM_SINGLE_ARMV7M if !MMU
 330         default ARCH_MULTIPLATFORM if MMU
 331
 332 config ARCH_MULTIPLATFORM
 333         bool "Allow multiple platforms to be selected"
 334         depends on MMU
 335         select ARM_HAS_SG_CHAIN
 336         select ARM_PATCH_PHYS_VIRT
 337         select AUTO_ZRELADDR
 338         select TIMER_OF
 339         select COMMON_CLK
 340         select GENERIC_CLOCKEVENTS
 341         select MIGHT_HAVE_PCI
 342         select MULTI_IRQ_HANDLER
 343         select PCI_DOMAINS if PCI
 344         select SPARSE_IRQ
 345         select USE_OF
 346
 347 config ARM_SINGLE_ARMV7M
 348         bool "ARMv7-M based platforms (Cortex-M0/M3/M4)"
 349         depends on !MMU
 350         select ARM_NVIC
 351         select AUTO_ZRELADDR
 352         select TIMER_OF
 353         select COMMON_CLK
 354         select CPU_V7M
 355         select GENERIC_CLOCKEVENTS
 356         select NO_IOPORT_MAP
 357         select SPARSE_IRQ
 358         select USE_OF
 359
 360 config ARCH_EBSA110
 361         bool "EBSA-110"
 362         select ARCH_USES_GETTIMEOFFSET
 363         select CPU_SA110
 364         select ISA
 365         select NEED_MACH_IO_H
 366         select NEED_MACH_MEMORY_H
 367         select NO_IOPORT_MAP
 368         help
 369           This is an evaluation board for the StrongARM processor available
 370           from Digital. It has limited hardware on-board, including an
 371           Ethernet interface, two PCMCIA sockets, two serial ports and a
 372           parallel port.
 373
 374 config ARCH_EP93XX
 375         bool "EP93xx-based"
 376         select ARCH_SPARSEMEM_ENABLE
 377         select ARM_AMBA
 378         imply ARM_PATCH_PHYS_VIRT
 379         select ARM_VIC
 380         select AUTO_ZRELADDR
 381         select CLKDEV_LOOKUP
 382         select CLKSRC_MMIO
 383         select CPU_ARM920T
 384         select GENERIC_CLOCKEVENTS
 385         select GPIOLIB
 386         help
 387           This enables support for the Cirrus EP93xx series of CPUs.
 388
 389 config ARCH_FOOTBRIDGE
 390         bool "FootBridge"
 391         select CPU_SA110
 392         select FOOTBRIDGE
 393         select GENERIC_CLOCKEVENTS
 394         select HAVE_IDE
 395         select NEED_MACH_IO_H if !MMU
 396         select NEED_MACH_MEMORY_H
 397         help
 398           Support for systems based on the DC21285 companion chip
 399           ("FootBridge"), such as the Simtec CATS and the Rebel NetWinder.
 400
 401 config ARCH_NETX
 402         bool "Hilscher NetX based"
 403         select ARM_VIC
 404         select CLKSRC_MMIO
 405         select CPU_ARM926T
 406         select GENERIC_CLOCKEVENTS
 407         help
 408           This enables support for systems based on the Hilscher NetX Soc
 409
 410 config ARCH_IOP13XX
 411         bool "IOP13xx-based"
 412         depends on MMU
 413         select CPU_XSC3
 414         select NEED_MACH_MEMORY_H
 415         select NEED_RET_TO_USER
 416         select PCI
 417         select PLAT_IOP
 418         select VMSPLIT_1G
 419         select SPARSE_IRQ
 420         help
 421           Support for Intel's IOP13XX (XScale) family of processors.
 422
 423 config ARCH_IOP32X
 424         bool "IOP32x-based"
 425         depends on MMU
 426         select CPU_XSCALE
 427         select GPIO_IOP
 428         select GPIOLIB
 429         select NEED_RET_TO_USER
 430         select PCI
 431         select PLAT_IOP
 432         help
 433           Support for Intel's 80219 and IOP32X (XScale) family of
 434           processors.
 435
 436 config ARCH_IOP33X
 437         bool "IOP33x-based"
 438         depends on MMU
 439         select CPU_XSCALE
 440         select GPIO_IOP
 441         select GPIOLIB
 442         select NEED_RET_TO_USER
 443         select PCI
 444         select PLAT_IOP
 445         help
 446           Support for Intel's IOP33X (XScale) family of processors.
 447
 448 config ARCH_IXP4XX
 449         bool "IXP4xx-based"
 450         depends on MMU
 451         select ARCH_HAS_DMA_SET_COHERENT_MASK
 452         select ARCH_SUPPORTS_BIG_ENDIAN
 453         select CLKSRC_MMIO
 454         select CPU_XSCALE
 455         select DMABOUNCE if PCI
 456         select GENERIC_CLOCKEVENTS
 457         select GPIOLIB
 458         select MIGHT_HAVE_PCI
 459         select NEED_MACH_IO_H
 460         select USB_EHCI_BIG_ENDIAN_DESC
 461         select USB_EHCI_BIG_ENDIAN_MMIO
 462         help
 463           Support for Intel's IXP4XX (XScale) family of processors.
 464
 465 config ARCH_DOVE
 466         bool "Marvell Dove"
 467         select CPU_PJ4
 468         select GENERIC_CLOCKEVENTS
 469         select GPIOLIB
 470         select MIGHT_HAVE_PCI
 471         select MULTI_IRQ_HANDLER
 472         select MVEBU_MBUS
 473         select PINCTRL
 474         select PINCTRL_DOVE
 475         select PLAT_ORION_LEGACY
 476         select SPARSE_IRQ
 477         select PM_GENERIC_DOMAINS if PM
 478         help
 479           Support for the Marvell Dove SoC 88AP510
 480
 481 config ARCH_KS8695
 482         bool "Micrel/Kendin KS8695"
 483         select CLKSRC_MMIO
 484         select CPU_ARM922T
 485         select GENERIC_CLOCKEVENTS
 486         select GPIOLIB
 487         select NEED_MACH_MEMORY_H
 488         help
 489           Support for Micrel/Kendin KS8695 "Centaur" (ARM922T) based
 490           System-on-Chip devices.
 491
 492 config ARCH_W90X900
 493         bool "Nuvoton W90X900 CPU"
 494         select CLKDEV_LOOKUP
 495         select CLKSRC_MMIO
 496         select CPU_ARM926T
 497         select GENERIC_CLOCKEVENTS
 498         select GPIOLIB
 499         help
 500           Support for Nuvoton (Winbond logic dept.) ARM9 processor,
 501           At present, the w90x900 has been renamed nuc900, regarding
 502           the ARM series product line, you can login the following
 503           link address to know more.
 504
 505           <http://www.nuvoton.com/hq/enu/ProductAndSales/ProductLines/
 506                 ConsumerElectronicsIC/ARMMicrocontroller/ARMMicrocontroller>
 507
 508 config ARCH_LPC32XX
 509         bool "NXP LPC32XX"
 510         select ARM_AMBA
 511         select CLKDEV_LOOKUP
 512         select CLKSRC_LPC32XX
 513         select COMMON_CLK
 514         select CPU_ARM926T
 515         select GENERIC_CLOCKEVENTS
 516         select GPIOLIB
 517         select MULTI_IRQ_HANDLER
 518         select SPARSE_IRQ
 519         select USE_OF
 520         help
 521           Support for the NXP LPC32XX family of processors
 522
 523 config ARCH_PXA
 524         bool "PXA2xx/PXA3xx-based"
 525         depends on MMU
 526         select ARCH_MTD_XIP
 527         select ARM_CPU_SUSPEND if PM
 528         select AUTO_ZRELADDR
 529         select COMMON_CLK
 530         select CLKDEV_LOOKUP
 531         select CLKSRC_PXA
 532         select CLKSRC_MMIO
 533         select TIMER_OF
 534         select CPU_XSCALE if !CPU_XSC3
 535         select GENERIC_CLOCKEVENTS
 536         select GPIO_PXA
 537         select GPIOLIB
 538         select HAVE_IDE
 539         select IRQ_DOMAIN
 540         select MULTI_IRQ_HANDLER
 541         select PLAT_PXA
 542         select SPARSE_IRQ
 543         help
 544           Support for Intel/Marvell's PXA2xx/PXA3xx processor line.
 545
 546 config ARCH_RPC
 547         bool "RiscPC"
 548         depends on MMU
 549         select ARCH_ACORN
 550         select ARCH_MAY_HAVE_PC_FDC
 551         select ARCH_SPARSEMEM_ENABLE
 552         select ARCH_USES_GETTIMEOFFSET
 553         select CPU_SA110
 554         select FIQ
 555         select HAVE_IDE
 556         select HAVE_PATA_PLATFORM
 557         select ISA_DMA_API
 558         select NEED_MACH_IO_H
 559         select NEED_MACH_MEMORY_H
 560         select NO_IOPORT_MAP
 561         help
 562           On the Acorn Risc-PC, Linux can support the internal IDE disk and
 563           CD-ROM interface, serial and parallel port, and the floppy drive.
 564
 565 config ARCH_SA1100
 566         bool "SA1100-based"
 567         select ARCH_MTD_XIP
 568         select ARCH_SPARSEMEM_ENABLE
 569         select CLKDEV_LOOKUP
 570         select CLKSRC_MMIO
 571         select CLKSRC_PXA
 572         select TIMER_OF if OF
 573         select CPU_FREQ
 574         select CPU_SA1100
 575         select GENERIC_CLOCKEVENTS
 576         select GPIOLIB
 577         select HAVE_IDE
 578         select IRQ_DOMAIN
 579         select ISA
 580         select MULTI_IRQ_HANDLER
 581         select NEED_MACH_MEMORY_H
 582         select SPARSE_IRQ
 583         help
 584           Support for StrongARM 11x0 based boards.
 585
 586 config ARCH_S3C24XX
 587         bool "Samsung S3C24XX SoCs"
 588         select ATAGS
 589         select CLKDEV_LOOKUP
 590         select CLKSRC_SAMSUNG_PWM
 591         select GENERIC_CLOCKEVENTS
 592         select GPIO_SAMSUNG
 593         select GPIOLIB
 594         select HAVE_S3C2410_I2C if I2C
 595         select HAVE_S3C2410_WATCHDOG if WATCHDOG
 596         select HAVE_S3C_RTC if RTC_CLASS
 597         select MULTI_IRQ_HANDLER
 598         select NEED_MACH_IO_H
 599         select SAMSUNG_ATAGS
 600         select USE_OF
 601         help
 602           Samsung S3C2410, S3C2412, S3C2413, S3C2416, S3C2440, S3C2442, S3C2443
 603           and S3C2450 SoCs based systems, such as the Simtec Electronics BAST
 604           (<http://www.simtec.co.uk/products/EB110ITX/>), the IPAQ 1940 or the
 605           Samsung SMDK2410 development board (and derivatives).
 606
 607 config ARCH_DAVINCI
 608         bool "TI DaVinci"
 609         select ARCH_HAS_HOLES_MEMORYMODEL
 610         select CLKDEV_LOOKUP
 611         select CPU_ARM926T
 612         select GENERIC_ALLOCATOR
 613         select GENERIC_CLOCKEVENTS
 614         select GENERIC_IRQ_CHIP
 615         select GPIOLIB
 616         select HAVE_IDE
 617         select USE_OF
 618         select ZONE_DMA
 619         help
 620           Support for TI's DaVinci platform.
 621
 622 config ARCH_OMAP1
 623         bool "TI OMAP1"
 624         depends on MMU
 625         select ARCH_HAS_HOLES_MEMORYMODEL
 626         select ARCH_OMAP
 627         select CLKDEV_LOOKUP
 628         select CLKSRC_MMIO
 629         select GENERIC_CLOCKEVENTS
 630         select GENERIC_IRQ_CHIP
 631         select GPIOLIB
 632         select HAVE_IDE
 633         select IRQ_DOMAIN
 634         select MULTI_IRQ_HANDLER
 635         select NEED_MACH_IO_H if PCCARD
 636         select NEED_MACH_MEMORY_H
 637         select SPARSE_IRQ
 638         help
 639           Support for older TI OMAP1 (omap7xx, omap15xx or omap16xx)
 640
 641 endchoice
 642
 643 menu "Multiple platform selection"
 644         depends on ARCH_MULTIPLATFORM
 645
 646 comment "CPU Core family selection"
 647
 648 config ARCH_MULTI_V4
 649         bool "ARMv4 based platforms (FA526)"
 650         depends on !ARCH_MULTI_V6_V7
 651         select ARCH_MULTI_V4_V5
 652         select CPU_FA526
 653
 654 config ARCH_MULTI_V4T
 655         bool "ARMv4T based platforms (ARM720T, ARM920T, ...)"
 656         depends on !ARCH_MULTI_V6_V7
 657         select ARCH_MULTI_V4_V5
 658         select CPU_ARM920T if !(CPU_ARM7TDMI || CPU_ARM720T || \
 659                 CPU_ARM740T || CPU_ARM9TDMI || CPU_ARM922T || \
 660                 CPU_ARM925T || CPU_ARM940T)
 661
 662 config ARCH_MULTI_V5
 663         bool "ARMv5 based platforms (ARM926T, XSCALE, PJ1, ...)"
 664         depends on !ARCH_MULTI_V6_V7
 665         select ARCH_MULTI_V4_V5
 666         select CPU_ARM926T if !(CPU_ARM946E || CPU_ARM1020 || \
 667                 CPU_ARM1020E || CPU_ARM1022 || CPU_ARM1026 || \
 668                 CPU_XSCALE || CPU_XSC3 || CPU_MOHAWK || CPU_FEROCEON)
 669
 670 config ARCH_MULTI_V4_V5
 671         bool
 672
 673 config ARCH_MULTI_V6
 674         bool "ARMv6 based platforms (ARM11)"
 675         select ARCH_MULTI_V6_V7
 676         select CPU_V6K
 677
 678 config ARCH_MULTI_V7
 679         bool "ARMv7 based platforms (Cortex-A, PJ4, Scorpion, Krait)"
 680         default y
 681         select ARCH_MULTI_V6_V7
 682         select CPU_V7
 683         select HAVE_SMP
 684
 685 config ARCH_MULTI_V6_V7
 686         bool
 687         select MIGHT_HAVE_CACHE_L2X0
 688
 689 config ARCH_MULTI_CPU_AUTO
 690         def_bool !(ARCH_MULTI_V4 || ARCH_MULTI_V4T || ARCH_MULTI_V6_V7)
 691         select ARCH_MULTI_V5
 692
 693 endmenu
 694
 695 config ARCH_VIRT
 696         bool "Dummy Virtual Machine"
 697         depends on ARCH_MULTI_V7
 698         select ARM_AMBA
 699         select ARM_GIC
 700         select ARM_GIC_V2M if PCI
 701         select ARM_GIC_V3
 702         select ARM_GIC_V3_ITS if PCI
 703         select ARM_PSCI
 704         select HAVE_ARM_ARCH_TIMER
 705
 706 #
 707 # This is sorted alphabetically by mach-* pathname.  However, plat-*
 708 # Kconfigs may be included either alphabetically (according to the
 709 # plat- suffix) or along side the corresponding mach-* source.
 710 #
 711 source "arch/arm/mach-actions/Kconfig"
 712
 713 source "arch/arm/mach-alpine/Kconfig"
 714
 715 source "arch/arm/mach-artpec/Kconfig"
 716
 717 source "arch/arm/mach-asm9260/Kconfig"
 718
 719 source "arch/arm/mach-aspeed/Kconfig"
 720
 721 source "arch/arm/mach-at91/Kconfig"
 722
 723 source "arch/arm/mach-axxia/Kconfig"
 724
 725 source "arch/arm/mach-bcm/Kconfig"
 726
 727 source "arch/arm/mach-berlin/Kconfig"
 728
 729 source "arch/arm/mach-clps711x/Kconfig"
 730
 731 source "arch/arm/mach-cns3xxx/Kconfig"
 732
 733 source "arch/arm/mach-davinci/Kconfig"
 734
 735 source "arch/arm/mach-digicolor/Kconfig"
 736
 737 source "arch/arm/mach-dove/Kconfig"
 738
 739 source "arch/arm/mach-ep93xx/Kconfig"
 740
 741 source "arch/arm/mach-exynos/Kconfig"
 742 source "arch/arm/plat-samsung/Kconfig"
 743
 744 source "arch/arm/mach-footbridge/Kconfig"
 745
 746 source "arch/arm/mach-gemini/Kconfig"
 747
 748 source "arch/arm/mach-highbank/Kconfig"
 749
 750 source "arch/arm/mach-hisi/Kconfig"
 751
 752 source "arch/arm/mach-imx/Kconfig"
 753
 754 source "arch/arm/mach-integrator/Kconfig"
 755
 756 source "arch/arm/mach-iop13xx/Kconfig"
 757
 758 source "arch/arm/mach-iop32x/Kconfig"
 759
 760 source "arch/arm/mach-iop33x/Kconfig"
 761
 762 source "arch/arm/mach-ixp4xx/Kconfig"
 763
 764 source "arch/arm/mach-keystone/Kconfig"
 765
 766 source "arch/arm/mach-ks8695/Kconfig"
 767
 768 source "arch/arm/mach-mediatek/Kconfig"
 769
 770 source "arch/arm/mach-meson/Kconfig"
 771
 772 source "arch/arm/mach-mmp/Kconfig"
 773
 774 source "arch/arm/mach-moxart/Kconfig"
 775
 776 source "arch/arm/mach-mv78xx0/Kconfig"
 777
 778 source "arch/arm/mach-mvebu/Kconfig"
 779
 780 source "arch/arm/mach-mxs/Kconfig"
 781
 782 source "arch/arm/mach-netx/Kconfig"
 783
 784 source "arch/arm/mach-nomadik/Kconfig"
 785
 786 source "arch/arm/mach-npcm/Kconfig"
 787
 788 source "arch/arm/mach-nspire/Kconfig"
 789
 790 source "arch/arm/plat-omap/Kconfig"
 791
 792 source "arch/arm/mach-omap1/Kconfig"
 793
 794 source "arch/arm/mach-omap2/Kconfig"
 795
 796 source "arch/arm/mach-orion5x/Kconfig"
 797
 798 source "arch/arm/mach-oxnas/Kconfig"
 799
 800 source "arch/arm/mach-picoxcell/Kconfig"
 801
 802 source "arch/arm/mach-prima2/Kconfig"
 803
 804 source "arch/arm/mach-pxa/Kconfig"
 805 source "arch/arm/plat-pxa/Kconfig"
 806
 807 source "arch/arm/mach-qcom/Kconfig"
 808
 809 source "arch/arm/mach-realview/Kconfig"
 810
 811 source "arch/arm/mach-rockchip/Kconfig"
 812
 813 source "arch/arm/mach-s3c24xx/Kconfig"
 814
 815 source "arch/arm/mach-s3c64xx/Kconfig"
 816
 817 source "arch/arm/mach-s5pv210/Kconfig"
 818
 819 source "arch/arm/mach-sa1100/Kconfig"
 820
 821 source "arch/arm/mach-shmobile/Kconfig"
 822
 823 source "arch/arm/mach-socfpga/Kconfig"
 824
 825 source "arch/arm/mach-spear/Kconfig"
 826
 827 source "arch/arm/mach-sti/Kconfig"
 828
 829 source "arch/arm/mach-stm32/Kconfig"
 830
 831 source "arch/arm/mach-sunxi/Kconfig"
 832
 833 source "arch/arm/mach-tango/Kconfig"
 834
 835 source "arch/arm/mach-tegra/Kconfig"
 836
 837 source "arch/arm/mach-u300/Kconfig"
 838
 839 source "arch/arm/mach-uniphier/Kconfig"
 840
 841 source "arch/arm/mach-ux500/Kconfig"
 842
 843 source "arch/arm/mach-versatile/Kconfig"
 844
 845 source "arch/arm/mach-vexpress/Kconfig"
 846 source "arch/arm/plat-versatile/Kconfig"
 847
 848 source "arch/arm/mach-vt8500/Kconfig"
 849
 850 source "arch/arm/mach-w90x900/Kconfig"
 851
 852 source "arch/arm/mach-zx/Kconfig"
 853
 854 source "arch/arm/mach-zynq/Kconfig"
 855
 856 # ARMv7-M architecture
 857 config ARCH_EFM32
 858         bool "Energy Micro efm32"
 859         depends on ARM_SINGLE_ARMV7M
 860         select GPIOLIB
 861         help
 862           Support for Energy Micro's (now Silicon Labs) efm32 Giant Gecko
 863           processors.
 864
 865 config ARCH_LPC18XX
 866         bool "NXP LPC18xx/LPC43xx"
 867         depends on ARM_SINGLE_ARMV7M
 868         select ARCH_HAS_RESET_CONTROLLER
 869         select ARM_AMBA
 870         select CLKSRC_LPC32XX
 871         select PINCTRL
 872         help
 873           Support for NXP's LPC18xx Cortex-M3 and LPC43xx Cortex-M4
 874           high performance microcontrollers.
 875
 876 config ARCH_MPS2
 877         bool "ARM MPS2 platform"
 878         depends on ARM_SINGLE_ARMV7M
 879         select ARM_AMBA
 880         select CLKSRC_MPS2
 881         help
 882           Support for Cortex-M Prototyping System (or V2M-MPS2) which comes
 883           with a range of available cores like Cortex-M3/M4/M7.
 884
 885           Please, note that depends which Application Note is used memory map
 886           for the platform may vary, so adjustment of RAM base might be needed.
 887
 888 # Definitions to make life easier
 889 config ARCH_ACORN
 890         bool
 891
 892 config PLAT_IOP
 893         bool
 894         select GENERIC_CLOCKEVENTS
 895
 896 config PLAT_ORION
 897         bool
 898         select CLKSRC_MMIO
 899         select COMMON_CLK
 900         select GENERIC_IRQ_CHIP
 901         select IRQ_DOMAIN
 902
 903 config PLAT_ORION_LEGACY
 904         bool
 905         select PLAT_ORION
 906
 907 config PLAT_PXA
 908         bool
 909
 910 config PLAT_VERSATILE
 911         bool
 912
 913 source "arch/arm/firmware/Kconfig"
 914
 915 source arch/arm/mm/Kconfig
 916
 917 config IWMMXT
 918         bool "Enable iWMMXt support"
 919         depends on CPU_XSCALE || CPU_XSC3 || CPU_MOHAWK || CPU_PJ4 || CPU_PJ4B
 920         default y if PXA27x || PXA3xx || ARCH_MMP || CPU_PJ4 || CPU_PJ4B
 921         help
 922           Enable support for iWMMXt context switching at run time if
 923           running on a CPU that supports it.
 924
 925 config MULTI_IRQ_HANDLER
 926         bool
 927         help
 928           Allow each machine to specify it's own IRQ handler at run time.
 929
 930 if !MMU
 931 source "arch/arm/Kconfig-nommu"
 932 endif
 933
 934 config PJ4B_ERRATA_4742
 935         bool "PJ4B Errata 4742: IDLE Wake Up Commands can Cause the CPU Core to Cease Operation"
 936         depends on CPU_PJ4B && MACH_ARMADA_370
 937         default y
 938         help
 939           When coming out of either a Wait for Interrupt (WFI) or a Wait for
 940           Event (WFE) IDLE states, a specific timing sensitivity exists between
 941           the retiring WFI/WFE instructions and the newly issued subsequent
 942           instructions.  This sensitivity can result in a CPU hang scenario.
 943           Workaround:
 944           The software must insert either a Data Synchronization Barrier (DSB)
 945           or Data Memory Barrier (DMB) command immediately after the WFI/WFE
 946           instruction
 947
 948 config ARM_ERRATA_326103
 949         bool "ARM errata: FSR write bit incorrect on a SWP to read-only memory"
 950         depends on CPU_V6
 951         help
 952           Executing a SWP instruction to read-only memory does not set bit 11
 953           of the FSR on the ARM 1136 prior to r1p0. This causes the kernel to
 954           treat the access as a read, preventing a COW from occurring and
 955           causing the faulting task to livelock.
 956
 957 config ARM_ERRATA_411920
 958         bool "ARM errata: Invalidation of the Instruction Cache operation can fail"
 959         depends on CPU_V6 || CPU_V6K
 960         help
 961           Invalidation of the Instruction Cache operation can
 962           fail. This erratum is present in 1136 (before r1p4), 1156 and 1176.
 963           It does not affect the MPCore. This option enables the ARM Ltd.
 964           recommended workaround.
 965
 966 config ARM_ERRATA_430973
 967         bool "ARM errata: Stale prediction on replaced interworking branch"
 968         depends on CPU_V7
 969         help
 970           This option enables the workaround for the 430973 Cortex-A8
 971           r1p* erratum. If a code sequence containing an ARM/Thumb
 972           interworking branch is replaced with another code sequence at the
 973           same virtual address, whether due to self-modifying code or virtual
 974           to physical address re-mapping, Cortex-A8 does not recover from the
 975           stale interworking branch prediction. This results in Cortex-A8
 976           executing the new code sequence in the incorrect ARM or Thumb state.
 977           The workaround enables the BTB/BTAC operations by setting ACTLR.IBE
 978           and also flushes the branch target cache at every context switch.
 979           Note that setting specific bits in the ACTLR register may not be
 980           available in non-secure mode.
 981
 982 config ARM_ERRATA_458693
 983         bool "ARM errata: Processor deadlock when a false hazard is created"
 984         depends on CPU_V7
 985         depends on !ARCH_MULTIPLATFORM
 986         help
 987           This option enables the workaround for the 458693 Cortex-A8 (r2p0)
 988           erratum. For very specific sequences of memory operations, it is
 989           possible for a hazard condition intended for a cache line to instead
 990           be incorrectly associated with a different cache line. This false
 991           hazard might then cause a processor deadlock. The workaround enables
 992           the L1 caching of the NEON accesses and disables the PLD instruction
 993           in the ACTLR register. Note that setting specific bits in the ACTLR
 994           register may not be available in non-secure mode.
 995
 996 config ARM_ERRATA_460075
 997         bool "ARM errata: Data written to the L2 cache can be overwritten with stale data"
 998         depends on CPU_V7
 999         depends on !ARCH_MULTIPLATFORM
1000         help
1001           This option enables the workaround for the 460075 Cortex-A8 (r2p0)
1002           erratum. Any asynchronous access to the L2 cache may encounter a
1003           situation in which recent store transactions to the L2 cache are lost
1004           and overwritten with stale memory contents from external memory. The
1005           workaround disables the write-allocate mode for the L2 cache via the
1006           ACTLR register. Note that setting specific bits in the ACTLR register
1007           may not be available in non-secure mode.
1008
1009 config ARM_ERRATA_742230
1010         bool "ARM errata: DMB operation may be faulty"
1011         depends on CPU_V7 && SMP
1012         depends on !ARCH_MULTIPLATFORM
1013         help
1014           This option enables the workaround for the 742230 Cortex-A9
1015           (r1p0..r2p2) erratum. Under rare circumstances, a DMB instruction
1016           between two write operations may not ensure the correct visibility
1017           ordering of the two writes. This workaround sets a specific bit in
1018           the diagnostic register of the Cortex-A9 which causes the DMB
1019           instruction to behave as a DSB, ensuring the correct behaviour of
1020           the two writes.
1021
1022 config ARM_ERRATA_742231
1023         bool "ARM errata: Incorrect hazard handling in the SCU may lead to data corruption"
1024         depends on CPU_V7 && SMP
1025         depends on !ARCH_MULTIPLATFORM
1026         help
1027           This option enables the workaround for the 742231 Cortex-A9
1028           (r2p0..r2p2) erratum. Under certain conditions, specific to the
1029           Cortex-A9 MPCore micro-architecture, two CPUs working in SMP mode,
1030           accessing some data located in the same cache line, may get corrupted
1031           data due to bad handling of the address hazard when the line gets
1032           replaced from one of the CPUs at the same time as another CPU is
1033           accessing it. This workaround sets specific bits in the diagnostic
1034           register of the Cortex-A9 which reduces the linefill issuing
1035           capabilities of the processor.
1036
1037 config ARM_ERRATA_643719
1038         bool "ARM errata: LoUIS bit field in CLIDR register is incorrect"
1039         depends on CPU_V7 && SMP
1040         default y
1041         help
1042           This option enables the workaround for the 643719 Cortex-A9 (prior to
1043           r1p0) erratum. On affected cores the LoUIS bit field of the CLIDR
1044           register returns zero when it should return one. The workaround
1045           corrects this value, ensuring cache maintenance operations which use
1046           it behave as intended and avoiding data corruption.
1047
1048 config ARM_ERRATA_720789
1049         bool "ARM errata: TLBIASIDIS and TLBIMVAIS operations can broadcast a faulty ASID"
1050         depends on CPU_V7
1051         help
1052           This option enables the workaround for the 720789 Cortex-A9 (prior to
1053           r2p0) erratum. A faulty ASID can be sent to the other CPUs for the
1054           broadcasted CP15 TLB maintenance operations TLBIASIDIS and TLBIMVAIS.
1055           As a consequence of this erratum, some TLB entries which should be
1056           invalidated are not, resulting in an incoherency in the system page
1057           tables. The workaround changes the TLB flushing routines to invalidate
1058           entries regardless of the ASID.
1059
1060 config ARM_ERRATA_743622
1061         bool "ARM errata: Faulty hazard checking in the Store Buffer may lead to data corruption"
1062         depends on CPU_V7
1063         depends on !ARCH_MULTIPLATFORM
1064         help
1065           This option enables the workaround for the 743622 Cortex-A9
1066           (r2p*) erratum. Under very rare conditions, a faulty
1067           optimisation in the Cortex-A9 Store Buffer may lead to data
1068           corruption. This workaround sets a specific bit in the diagnostic
1069           register of the Cortex-A9 which disables the Store Buffer
1070           optimisation, preventing the defect from occurring. This has no
1071           visible impact on the overall performance or power consumption of the
1072           processor.
1073
1074 config ARM_ERRATA_751472
1075         bool "ARM errata: Interrupted ICIALLUIS may prevent completion of broadcasted operation"
1076         depends on CPU_V7
1077         depends on !ARCH_MULTIPLATFORM
1078         help
1079           This option enables the workaround for the 751472 Cortex-A9 (prior
1080           to r3p0) erratum. An interrupted ICIALLUIS operation may prevent the
1081           completion of a following broadcasted operation if the second
1082           operation is received by a CPU before the ICIALLUIS has completed,
1083           potentially leading to corrupted entries in the cache or TLB.
1084
1085 config ARM_ERRATA_754322
1086         bool "ARM errata: possible faulty MMU translations following an ASID switch"
1087         depends on CPU_V7
1088         help
1089           This option enables the workaround for the 754322 Cortex-A9 (r2p*,
1090           r3p*) erratum. A speculative memory access may cause a page table walk
1091           which starts prior to an ASID switch but completes afterwards. This
1092           can populate the micro-TLB with a stale entry which may be hit with
1093           the new ASID. This workaround places two dsb instructions in the mm
1094           switching code so that no page table walks can cross the ASID switch.
1095
1096 config ARM_ERRATA_754327
1097         bool "ARM errata: no automatic Store Buffer drain"
1098         depends on CPU_V7 && SMP
1099         help
1100           This option enables the workaround for the 754327 Cortex-A9 (prior to
1101           r2p0) erratum. The Store Buffer does not have any automatic draining
1102           mechanism and therefore a livelock may occur if an external agent
1103           continuously polls a memory location waiting to observe an update.
1104           This workaround defines cpu_relax() as smp_mb(), preventing correctly
1105           written polling loops from denying visibility of updates to memory.
1106
1107 config ARM_ERRATA_364296
1108         bool "ARM errata: Possible cache data corruption with hit-under-miss enabled"
1109         depends on CPU_V6
1110         help
1111           This options enables the workaround for the 364296 ARM1136
1112           r0p2 erratum (possible cache data corruption with
1113           hit-under-miss enabled). It sets the undocumented bit 31 in
1114           the auxiliary control register and the FI bit in the control
1115           register, thus disabling hit-under-miss without putting the
1116           processor into full low interrupt latency mode. ARM11MPCore
1117           is not affected.
1118
1119 config ARM_ERRATA_764369
1120         bool "ARM errata: Data cache line maintenance operation by MVA may not succeed"
1121         depends on CPU_V7 && SMP
1122         help
1123           This option enables the workaround for erratum 764369
1124           affecting Cortex-A9 MPCore with two or more processors (all
1125           current revisions). Under certain timing circumstances, a data
1126           cache line maintenance operation by MVA targeting an Inner
1127           Shareable memory region may fail to proceed up to either the
1128           Point of Coherency or to the Point of Unification of the
1129           system. This workaround adds a DSB instruction before the
1130           relevant cache maintenance functions and sets a specific bit
1131           in the diagnostic control register of the SCU.
1132
1133 config ARM_ERRATA_775420
1134        bool "ARM errata: A data cache maintenance operation which aborts, might lead to deadlock"
1135        depends on CPU_V7
1136        help
1137          This option enables the workaround for the 775420 Cortex-A9 (r2p2,
1138          r2p6,r2p8,r2p10,r3p0) erratum. In case a date cache maintenance
1139          operation aborts with MMU exception, it might cause the processor
1140          to deadlock. This workaround puts DSB before executing ISB if
1141          an abort may occur on cache maintenance.
1142
1143 config ARM_ERRATA_798181
1144         bool "ARM errata: TLBI/DSB failure on Cortex-A15"
1145         depends on CPU_V7 && SMP
1146         help
1147           On Cortex-A15 (r0p0..r3p2) the TLBI*IS/DSB operations are not
1148           adequately shooting down all use of the old entries. This
1149           option enables the Linux kernel workaround for this erratum
1150           which sends an IPI to the CPUs that are running the same ASID
1151           as the one being invalidated.
1152
1153 config ARM_ERRATA_773022
1154         bool "ARM errata: incorrect instructions may be executed from loop buffer"
1155         depends on CPU_V7
1156         help
1157           This option enables the workaround for the 773022 Cortex-A15
1158           (up to r0p4) erratum. In certain rare sequences of code, the
1159           loop buffer may deliver incorrect instructions. This
1160           workaround disables the loop buffer to avoid the erratum.
1161
1162 config ARM_ERRATA_818325_852422
1163         bool "ARM errata: A12: some seqs of opposed cond code instrs => deadlock or corruption"
1164         depends on CPU_V7
1165         help
1166           This option enables the workaround for:
1167           - Cortex-A12 818325: Execution of an UNPREDICTABLE STR or STM
1168             instruction might deadlock.  Fixed in r0p1.
1169           - Cortex-A12 852422: Execution of a sequence of instructions might
1170             lead to either a data corruption or a CPU deadlock.  Not fixed in
1171             any Cortex-A12 cores yet.
1172           This workaround for all both errata involves setting bit[12] of the
1173           Feature Register. This bit disables an optimisation applied to a
1174           sequence of 2 instructions that use opposing condition codes.
1175
1176 config ARM_ERRATA_821420
1177         bool "ARM errata: A12: sequence of VMOV to core registers might lead to a dead lock"
1178         depends on CPU_V7
1179         help
1180           This option enables the workaround for the 821420 Cortex-A12
1181           (all revs) erratum. In very rare timing conditions, a sequence
1182           of VMOV to Core registers instructions, for which the second
1183           one is in the shadow of a branch or abort, can lead to a
1184           deadlock when the VMOV instructions are issued out-of-order.
1185
1186 config ARM_ERRATA_825619
1187         bool "ARM errata: A12: DMB NSHST/ISHST mixed ... might cause deadlock"
1188         depends on CPU_V7
1189         help
1190           This option enables the workaround for the 825619 Cortex-A12
1191           (all revs) erratum. Within rare timing constraints, executing a
1192           DMB NSHST or DMB ISHST instruction followed by a mix of Cacheable
1193           and Device/Strongly-Ordered loads and stores might cause deadlock
1194
1195 config ARM_ERRATA_852421
1196         bool "ARM errata: A17: DMB ST might fail to create order between stores"
1197         depends on CPU_V7
1198         help
1199           This option enables the workaround for the 852421 Cortex-A17
1200           (r1p0, r1p1, r1p2) erratum. Under very rare timing conditions,
1201           execution of a DMB ST instruction might fail to properly order
1202           stores from GroupA and stores from GroupB.
1203
1204 config ARM_ERRATA_852423
1205         bool "ARM errata: A17: some seqs of opposed cond code instrs => deadlock or corruption"
1206         depends on CPU_V7
1207         help
1208           This option enables the workaround for:
1209           - Cortex-A17 852423: Execution of a sequence of instructions might
1210             lead to either a data corruption or a CPU deadlock.  Not fixed in
1211             any Cortex-A17 cores yet.
1212           This is identical to Cortex-A12 erratum 852422.  It is a separate
1213           config option from the A12 erratum due to the way errata are checked
1214           for and handled.
1215
1216 endmenu
1217
1218 source "arch/arm/common/Kconfig"
1219
1220 menu "Bus support"
1221
1222 config ISA
1223         bool
1224         help
1225           Find out whether you have ISA slots on your motherboard.  ISA is the
1226           name of a bus system, i.e. the way the CPU talks to the other stuff
1227           inside your box.  Other bus systems are PCI, EISA, MicroChannel
1228           (MCA) or VESA.  ISA is an older system, now being displaced by PCI;
1229           newer boards don't support it.  If you have ISA, say Y, otherwise N.
1230
1231 # Select ISA DMA controller support
1232 config ISA_DMA
1233         bool
1234         select ISA_DMA_API
1235
1236 # Select ISA DMA interface
1237 config ISA_DMA_API
1238         bool
1239
1240 config PCI
1241         bool "PCI support" if MIGHT_HAVE_PCI
1242         help
1243           Find out whether you have a PCI motherboard. PCI is the name of a
1244           bus system, i.e. the way the CPU talks to the other stuff inside
1245           your box. Other bus systems are ISA, EISA, MicroChannel (MCA) or
1246           VESA. If you have PCI, say Y, otherwise N.
1247
1248 config PCI_DOMAINS
1249         bool
1250         depends on PCI
1251
1252 config PCI_DOMAINS_GENERIC
1253         def_bool PCI_DOMAINS
1254
1255 config PCI_NANOENGINE
1256         bool "BSE nanoEngine PCI support"
1257         depends on SA1100_NANOENGINE
1258         help
1259           Enable PCI on the BSE nanoEngine board.
1260
1261 config PCI_SYSCALL
1262         def_bool PCI
1263
1264 config PCI_HOST_ITE8152
1265         bool
1266         depends on PCI && MACH_ARMCORE
1267         default y
1268         select DMABOUNCE
1269
1270 source "drivers/pci/Kconfig"
1271
1272 source "drivers/pcmcia/Kconfig"
1273
1274 endmenu
1275
1276 menu "Kernel Features"
1277
1278 config HAVE_SMP
1279         bool
1280         help
1281           This option should be selected by machines which have an SMP-
1282           capable CPU.
1283
1284           The only effect of this option is to make the SMP-related
1285           options available to the user for configuration.
1286
1287 config SMP
1288         bool "Symmetric Multi-Processing"
1289         depends on CPU_V6K || CPU_V7
1290         depends on GENERIC_CLOCKEVENTS
1291         depends on HAVE_SMP
1292         depends on MMU || ARM_MPU
1293         select IRQ_WORK
1294         help
1295           This enables support for systems with more than one CPU. If you have
1296           a system with only one CPU, say N. If you have a system with more
1297           than one CPU, say Y.
1298
1299           If you say N here, the kernel will run on uni- and multiprocessor
1300           machines, but will use only one CPU of a multiprocessor machine. If
1301           you say Y here, the kernel will run on many, but not all,
1302           uniprocessor machines. On a uniprocessor machine, the kernel
1303           will run faster if you say N here.
1304
1305           See also <file:Documentation/x86/i386/IO-APIC.txt>,
1306           <file:Documentation/lockup-watchdogs.txt> and the SMP-HOWTO available at
1307           <http://tldp.org/HOWTO/SMP-HOWTO.html>.
1308
1309           If you don't know what to do here, say N.
1310
1311 config SMP_ON_UP
1312         bool "Allow booting SMP kernel on uniprocessor systems"
1313         depends on SMP && !XIP_KERNEL && MMU
1314         default y
1315         help
1316           SMP kernels contain instructions which fail on non-SMP processors.
1317           Enabling this option allows the kernel to modify itself to make
1318           these instructions safe.  Disabling it allows about 1K of space
1319           savings.
1320
1321           If you don't know what to do here, say Y.
1322
1323 config ARM_CPU_TOPOLOGY
1324         bool "Support cpu topology definition"
1325         depends on SMP && CPU_V7
1326         default y
1327         help
1328           Support ARM cpu topology definition. The MPIDR register defines
1329           affinity between processors which is then used to describe the cpu
1330           topology of an ARM System.
1331
1332 config SCHED_MC
1333         bool "Multi-core scheduler support"
1334         depends on ARM_CPU_TOPOLOGY
1335         help
1336           Multi-core scheduler support improves the CPU scheduler's decision
1337           making when dealing with multi-core CPU chips at a cost of slightly
1338           increased overhead in some places. If unsure say N here.
1339
1340 config SCHED_SMT
1341         bool "SMT scheduler support"
1342         depends on ARM_CPU_TOPOLOGY
1343         help
1344           Improves the CPU scheduler's decision making when dealing with
1345           MultiThreading at a cost of slightly increased overhead in some
1346           places. If unsure say N here.
1347
1348 config HAVE_ARM_SCU
1349         bool
1350         help
1351           This option enables support for the ARM system coherency unit
1352
1353 config HAVE_ARM_ARCH_TIMER
1354         bool "Architected timer support"
1355         depends on CPU_V7
1356         select ARM_ARCH_TIMER
1357         select GENERIC_CLOCKEVENTS
1358         help
1359           This option enables support for the ARM architected timer
1360
1361 config HAVE_ARM_TWD
1362         bool
1363         select TIMER_OF if OF
1364         help
1365           This options enables support for the ARM timer and watchdog unit
1366
1367 config MCPM
1368         bool "Multi-Cluster Power Management"
1369         depends on CPU_V7 && SMP
1370         help
1371           This option provides the common power management infrastructure
1372           for (multi-)cluster based systems, such as big.LITTLE based
1373           systems.
1374
1375 config MCPM_QUAD_CLUSTER
1376         bool
1377         depends on MCPM
1378         help
1379           To avoid wasting resources unnecessarily, MCPM only supports up
1380           to 2 clusters by default.
1381           Platforms with 3 or 4 clusters that use MCPM must select this
1382           option to allow the additional clusters to be managed.
1383
1384 config BIG_LITTLE
1385         bool "big.LITTLE support (Experimental)"
1386         depends on CPU_V7 && SMP
1387         select MCPM
1388         help
1389           This option enables support selections for the big.LITTLE
1390           system architecture.
1391
1392 config BL_SWITCHER
1393         bool "big.LITTLE switcher support"
1394         depends on BIG_LITTLE && MCPM && HOTPLUG_CPU && ARM_GIC
1395         select CPU_PM
1396         help
1397           The big.LITTLE "switcher" provides the core functionality to
1398           transparently handle transition between a cluster of A15's
1399           and a cluster of A7's in a big.LITTLE system.
1400
1401 config BL_SWITCHER_DUMMY_IF
1402         tristate "Simple big.LITTLE switcher user interface"
1403         depends on BL_SWITCHER && DEBUG_KERNEL
1404         help
1405           This is a simple and dummy char dev interface to control
1406           the big.LITTLE switcher core code.  It is meant for
1407           debugging purposes only.
1408
1409 choice
1410         prompt "Memory split"
1411         depends on MMU
1412         default VMSPLIT_3G
1413         help
1414           Select the desired split between kernel and user memory.
1415
1416           If you are not absolutely sure what you are doing, leave this
1417           option alone!
1418
1419         config VMSPLIT_3G
1420                 bool "3G/1G user/kernel split"
1421         config VMSPLIT_3G_OPT
1422                 depends on !ARM_LPAE
1423                 bool "3G/1G user/kernel split (for full 1G low memory)"
1424         config VMSPLIT_2G
1425                 bool "2G/2G user/kernel split"
1426         config VMSPLIT_1G
1427                 bool "1G/3G user/kernel split"
1428 endchoice
1429
1430 config PAGE_OFFSET
1431         hex
1432         default PHYS_OFFSET if !MMU
1433         default 0x40000000 if VMSPLIT_1G
1434         default 0x80000000 if VMSPLIT_2G
1435         default 0xB0000000 if VMSPLIT_3G_OPT
1436         default 0xC0000000
1437
1438 config NR_CPUS
1439         int "Maximum number of CPUs (2-32)"
1440         range 2 32
1441         depends on SMP
1442         default "4"
1443
1444 config HOTPLUG_CPU
1445         bool "Support for hot-pluggable CPUs"
1446         depends on SMP
1447         help
1448           Say Y here to experiment with turning CPUs off and on.  CPUs
1449           can be controlled through /sys/devices/system/cpu.
1450
1451 config ARM_PSCI
1452         bool "Support for the ARM Power State Coordination Interface (PSCI)"
1453         depends on HAVE_ARM_SMCCC
1454         select ARM_PSCI_FW
1455         help
1456           Say Y here if you want Linux to communicate with system firmware
1457           implementing the PSCI specification for CPU-centric power
1458           management operations described in ARM document number ARM DEN
1459           0022A ("Power State Coordination Interface System Software on
1460           ARM processors").
1461
1462 # The GPIO number here must be sorted by descending number. In case of
1463 # a multiplatform kernel, we just want the highest value required by the
1464 # selected platforms.
1465 config ARCH_NR_GPIO
1466         int
1467         default 2048 if ARCH_SOCFPGA
1468         default 1024 if ARCH_BRCMSTB || ARCH_RENESAS || ARCH_TEGRA || \
1469                 ARCH_ZYNQ
1470         default 512 if ARCH_EXYNOS || ARCH_KEYSTONE || SOC_OMAP5 || \
1471                 SOC_DRA7XX || ARCH_S3C24XX || ARCH_S3C64XX || ARCH_S5PV210
1472         default 416 if ARCH_SUNXI
1473         default 392 if ARCH_U8500
1474         default 352 if ARCH_VT8500
1475         default 288 if ARCH_ROCKCHIP
1476         default 264 if MACH_H4700
1477         default 0
1478         help
1479           Maximum number of GPIOs in the system.
1480
1481           If unsure, leave the default value.
1482
1483 source kernel/Kconfig.preempt
1484
1485 config HZ_FIXED
1486         int
1487         default 200 if ARCH_EBSA110
1488         default 128 if SOC_AT91RM9200
1489         default 0
1490
1491 choice
1492         depends on HZ_FIXED = 0
1493         prompt "Timer frequency"
1494
1495 config HZ_100
1496         bool "100 Hz"
1497
1498 config HZ_200
1499         bool "200 Hz"
1500
1501 config HZ_250
1502         bool "250 Hz"
1503
1504 config HZ_300
1505         bool "300 Hz"
1506
1507 config HZ_500
1508         bool "500 Hz"
1509
1510 config HZ_1000
1511         bool "1000 Hz"
1512
1513 endchoice
1514
1515 config HZ
1516         int
1517         default HZ_FIXED if HZ_FIXED != 0
1518         default 100 if HZ_100
1519         default 200 if HZ_200
1520         default 250 if HZ_250
1521         default 300 if HZ_300
1522         default 500 if HZ_500
1523         default 1000
1524
1525 config SCHED_HRTICK
1526         def_bool HIGH_RES_TIMERS
1527
1528 config THUMB2_KERNEL
1529         bool "Compile the kernel in Thumb-2 mode" if !CPU_THUMBONLY
1530         depends on (CPU_V7 || CPU_V7M) && !CPU_V6 && !CPU_V6K
1531         default y if CPU_THUMBONLY
1532         select ARM_UNWIND
1533         help
1534           By enabling this option, the kernel will be compiled in
1535           Thumb-2 mode.
1536
1537           If unsure, say N.
1538
1539 config THUMB2_AVOID_R_ARM_THM_JUMP11
1540         bool "Work around buggy Thumb-2 short branch relocations in gas"
1541         depends on THUMB2_KERNEL && MODULES
1542         default y
1543         help
1544           Various binutils versions can resolve Thumb-2 branches to
1545           locally-defined, preemptible global symbols as short-range "b.n"
1546           branch instructions.
1547
1548           This is a problem, because there's no guarantee the final
1549           destination of the symbol, or any candidate locations for a
1550           trampoline, are within range of the branch.  For this reason, the
1551           kernel does not support fixing up the R_ARM_THM_JUMP11 (102)
1552           relocation in modules at all, and it makes little sense to add
1553           support.
1554
1555           The symptom is that the kernel fails with an "unsupported
1556           relocation" error when loading some modules.
1557
1558           Until fixed tools are available, passing
1559           -fno-optimize-sibling-calls to gcc should prevent gcc generating
1560           code which hits this problem, at the cost of a bit of extra runtime
1561           stack usage in some cases.
1562
1563           The problem is described in more detail at:
1564               https://bugs.launchpad.net/binutils-linaro/+bug/725126
1565
1566           Only Thumb-2 kernels are affected.
1567
1568           Unless you are sure your tools don't have this problem, say Y.
1569
1570 config ARM_PATCH_IDIV
1571         bool "Runtime patch udiv/sdiv instructions into __aeabi_{u}idiv()"
1572         depends on CPU_32v7 && !XIP_KERNEL
1573         default y
1574         help
1575           The ARM compiler inserts calls to __aeabi_idiv() and
1576           __aeabi_uidiv() when it needs to perform division on signed
1577           and unsigned integers. Some v7 CPUs have support for the sdiv
1578           and udiv instructions that can be used to implement those
1579           functions.
1580
1581           Enabling this option allows the kernel to modify itself to
1582           replace the first two instructions of these library functions
1583           with the sdiv or udiv plus "bx lr" instructions when the CPU
1584           it is running on supports them. Typically this will be faster
1585           and less power intensive than running the original library
1586           code to do integer division.
1587
1588 config AEABI
1589         bool "Use the ARM EABI to compile the kernel" if !CPU_V7 && !CPU_V7M && !CPU_V6 && !CPU_V6K
1590         default CPU_V7 || CPU_V7M || CPU_V6 || CPU_V6K
1591         help
1592           This option allows for the kernel to be compiled using the latest
1593           ARM ABI (aka EABI).  This is only useful if you are using a user
1594           space environment that is also compiled with EABI.
1595
1596           Since there are major incompatibilities between the legacy ABI and
1597           EABI, especially with regard to structure member alignment, this
1598           option also changes the kernel syscall calling convention to
1599           disambiguate both ABIs and allow for backward compatibility support
1600           (selected with CONFIG_OABI_COMPAT).
1601
1602           To use this you need GCC version 4.0.0 or later.
1603
1604 config OABI_COMPAT
1605         bool "Allow old ABI binaries to run with this kernel (EXPERIMENTAL)"
1606         depends on AEABI && !THUMB2_KERNEL
1607         help
1608           This option preserves the old syscall interface along with the
1609           new (ARM EABI) one. It also provides a compatibility layer to
1610           intercept syscalls that have structure arguments which layout
1611           in memory differs between the legacy ABI and the new ARM EABI
1612           (only for non "thumb" binaries). This option adds a tiny
1613           overhead to all syscalls and produces a slightly larger kernel.
1614
1615           The seccomp filter system will not be available when this is
1616           selected, since there is no way yet to sensibly distinguish
1617           between calling conventions during filtering.
1618
1619           If you know you'll be using only pure EABI user space then you
1620           can say N here. If this option is not selected and you attempt
1621           to execute a legacy ABI binary then the result will be
1622           UNPREDICTABLE (in fact it can be predicted that it won't work
1623           at all). If in doubt say N.
1624
1625 config ARCH_HAS_HOLES_MEMORYMODEL
1626         bool
1627
1628 config ARCH_SPARSEMEM_ENABLE
1629         bool
1630
1631 config ARCH_SPARSEMEM_DEFAULT
1632         def_bool ARCH_SPARSEMEM_ENABLE
1633
1634 config ARCH_SELECT_MEMORY_MODEL
1635         def_bool ARCH_SPARSEMEM_ENABLE
1636
1637 config HAVE_ARCH_PFN_VALID
1638         def_bool ARCH_HAS_HOLES_MEMORYMODEL || !SPARSEMEM
1639
1640 config HAVE_GENERIC_GUP
1641         def_bool y
1642         depends on ARM_LPAE
1643
1644 config HIGHMEM
1645         bool "High Memory Support"
1646         depends on MMU
1647         help
1648           The address space of ARM processors is only 4 Gigabytes large
1649           and it has to accommodate user address space, kernel address
1650           space as well as some memory mapped IO. That means that, if you
1651           have a large amount of physical memory and/or IO, not all of the
1652           memory can be "permanently mapped" by the kernel. The physical
1653           memory that is not permanently mapped is called "high memory".
1654
1655           Depending on the selected kernel/user memory split, minimum
1656           vmalloc space and actual amount of RAM, you may not need this
1657           option which should result in a slightly faster kernel.
1658
1659           If unsure, say n.
1660
1661 config HIGHPTE
1662         bool "Allocate 2nd-level pagetables from highmem" if EXPERT
1663         depends on HIGHMEM
1664         default y
1665         help
1666           The VM uses one page of physical memory for each page table.
1667           For systems with a lot of processes, this can use a lot of
1668           precious low memory, eventually leading to low memory being
1669           consumed by page tables.  Setting this option will allow
1670           user-space 2nd level page tables to reside in high memory.
1671
1672 config CPU_SW_DOMAIN_PAN
1673         bool "Enable use of CPU domains to implement privileged no-access"
1674         depends on MMU && !ARM_LPAE
1675         default y
1676         help
1677           Increase kernel security by ensuring that normal kernel accesses
1678           are unable to access userspace addresses.  This can help prevent
1679           use-after-free bugs becoming an exploitable privilege escalation
1680           by ensuring that magic values (such as LIST_POISON) will always
1681           fault when dereferenced.
1682
1683           CPUs with low-vector mappings use a best-efforts implementation.
1684           Their lower 1MB needs to remain accessible for the vectors, but
1685           the remainder of userspace will become appropriately inaccessible.
1686
1687 config HW_PERF_EVENTS
1688         def_bool y
1689         depends on ARM_PMU
1690
1691 config SYS_SUPPORTS_HUGETLBFS
1692        def_bool y
1693        depends on ARM_LPAE
1694
1695 config HAVE_ARCH_TRANSPARENT_HUGEPAGE
1696        def_bool y
1697        depends on ARM_LPAE
1698
1699 config ARCH_WANT_GENERAL_HUGETLB
1700         def_bool y
1701
1702 config ARM_MODULE_PLTS
1703         bool "Use PLTs to allow module memory to spill over into vmalloc area"
1704         depends on MODULES
1705         default y
1706         help
1707           Allocate PLTs when loading modules so that jumps and calls whose
1708           targets are too far away for their relative offsets to be encoded
1709           in the instructions themselves can be bounced via veneers in the
1710           module's PLT. This allows modules to be allocated in the generic
1711           vmalloc area after the dedicated module memory area has been
1712           exhausted. The modules will use slightly more memory, but after
1713           rounding up to page size, the actual memory footprint is usually
1714           the same.
1715
1716           Disabling this is usually safe for small single-platform
1717           configurations. If unsure, say y.
1718
1719 source "mm/Kconfig"
1720
1721 config FORCE_MAX_ZONEORDER
1722         int "Maximum zone order"
1723         default "12" if SOC_AM33XX
1724         default "9" if SA1111 || ARCH_EFM32
1725         default "11"
1726         help
1727           The kernel memory allocator divides physically contiguous memory
1728           blocks into "zones", where each zone is a power of two number of
1729           pages.  This option selects the largest power of two that the kernel
1730           keeps in the memory allocator.  If you need to allocate very large
1731           blocks of physically contiguous memory, then you may need to
1732           increase this value.
1733
1734           This config option is actually maximum order plus one. For example,
1735           a value of 11 means that the largest free memory block is 2^10 pages.
1736
1737 config ALIGNMENT_TRAP
1738         bool
1739         depends on CPU_CP15_MMU
1740         default y if !ARCH_EBSA110
1741         select HAVE_PROC_CPU if PROC_FS
1742         help
1743           ARM processors cannot fetch/store information which is not
1744           naturally aligned on the bus, i.e., a 4 byte fetch must start at an
1745           address divisible by 4. On 32-bit ARM processors, these non-aligned
1746           fetch/store instructions will be emulated in software if you say
1747           here, which has a severe performance impact. This is necessary for
1748           correct operation of some network protocols. With an IP-only
1749           configuration it is safe to say N, otherwise say Y.
1750
1751 config UACCESS_WITH_MEMCPY
1752         bool "Use kernel mem{cpy,set}() for {copy_to,clear}_user()"
1753         depends on MMU
1754         default y if CPU_FEROCEON
1755         help
1756           Implement faster copy_to_user and clear_user methods for CPU
1757           cores where a 8-word STM instruction give significantly higher
1758           memory write throughput than a sequence of individual 32bit stores.
1759
1760           A possible side effect is a slight increase in scheduling latency
1761           between threads sharing the same address space if they invoke
1762           such copy operations with large buffers.
1763
1764           However, if the CPU data cache is using a write-allocate mode,
1765           this option is unlikely to provide any performance gain.
1766
1767 config SECCOMP
1768         bool
1769         prompt "Enable seccomp to safely compute untrusted bytecode"
1770         ---help---
1771           This kernel feature is useful for number crunching applications
1772           that may need to compute untrusted bytecode during their
1773           execution. By using pipes or other transports made available to
1774           the process as file descriptors supporting the read/write
1775           syscalls, it's possible to isolate those applications in
1776           their own address space using seccomp. Once seccomp is
1777           enabled via prctl(PR_SET_SECCOMP), it cannot be disabled
1778           and the task is only allowed to execute a few safe syscalls
1779           defined by each seccomp mode.
1780
1781 config PARAVIRT
1782         bool "Enable paravirtualization code"
1783         help
1784           This changes the kernel so it can modify itself when it is run
1785           under a hypervisor, potentially improving performance significantly
1786           over full virtualization.
1787
1788 config PARAVIRT_TIME_ACCOUNTING
1789         bool "Paravirtual steal time accounting"
1790         select PARAVIRT
1791         default n
1792         help
1793           Select this option to enable fine granularity task steal time
1794           accounting. Time spent executing other tasks in parallel with
1795           the current vCPU is discounted from the vCPU power. To account for
1796           that, there can be a small performance impact.
1797
1798           If in doubt, say N here.
1799
1800 config XEN_DOM0
1801         def_bool y
1802         depends on XEN
1803
1804 config XEN
1805         bool "Xen guest support on ARM"
1806         depends on ARM && AEABI && OF
1807         depends on CPU_V7 && !CPU_V6
1808         depends on !GENERIC_ATOMIC64
1809         depends on MMU
1810         select ARCH_DMA_ADDR_T_64BIT
1811         select ARM_PSCI
1812         select SWIOTLB
1813         select SWIOTLB_XEN
1814         select PARAVIRT
1815         help
1816           Say Y if you want to run Linux in a Virtual Machine on Xen on ARM.
1817
1818 endmenu
1819
1820 menu "Boot options"
1821
1822 config USE_OF
1823         bool "Flattened Device Tree support"
1824         select IRQ_DOMAIN
1825         select OF
1826         help
1827           Include support for flattened device tree machine descriptions.
1828
1829 config ATAGS
1830         bool "Support for the traditional ATAGS boot data passing" if USE_OF
1831         default y
1832         help
1833           This is the traditional way of passing data to the kernel at boot
1834           time. If you are solely relying on the flattened device tree (or
1835           the ARM_ATAG_DTB_COMPAT option) then you may unselect this option
1836           to remove ATAGS support from your kernel binary.  If unsure,
1837           leave this to y.
1838
1839 config DEPRECATED_PARAM_STRUCT
1840         bool "Provide old way to pass kernel parameters"
1841         depends on ATAGS
1842         help
1843           This was deprecated in 2001 and announced to live on for 5 years.
1844           Some old boot loaders still use this way.
1845
1846 # Compressed boot loader in ROM.  Yes, we really want to ask about
1847 # TEXT and BSS so we preserve their values in the config files.
1848 config ZBOOT_ROM_TEXT
1849         hex "Compressed ROM boot loader base address"
1850         default "0"
1851         help
1852           The physical address at which the ROM-able zImage is to be
1853           placed in the target.  Platforms which normally make use of
1854           ROM-able zImage formats normally set this to a suitable
1855           value in their defconfig file.
1856
1857           If ZBOOT_ROM is not enabled, this has no effect.
1858
1859 config ZBOOT_ROM_BSS
1860         hex "Compressed ROM boot loader BSS address"
1861         default "0"
1862         help
1863           The base address of an area of read/write memory in the target
1864           for the ROM-able zImage which must be available while the
1865           decompressor is running. It must be large enough to hold the
1866           entire decompressed kernel plus an additional 128 KiB.
1867           Platforms which normally make use of ROM-able zImage formats
1868           normally set this to a suitable value in their defconfig file.
1869
1870           If ZBOOT_ROM is not enabled, this has no effect.
1871
1872 config ZBOOT_ROM
1873         bool "Compressed boot loader in ROM/flash"
1874         depends on ZBOOT_ROM_TEXT != ZBOOT_ROM_BSS
1875         depends on !ARM_APPENDED_DTB && !XIP_KERNEL && !AUTO_ZRELADDR
1876         help
1877           Say Y here if you intend to execute your compressed kernel image
1878           (zImage) directly from ROM or flash.  If unsure, say N.
1879
1880 config ARM_APPENDED_DTB
1881         bool "Use appended device tree blob to zImage (EXPERIMENTAL)"
1882         depends on OF
1883         help
1884           With this option, the boot code will look for a device tree binary
1885           (DTB) appended to zImage
1886           (e.g. cat zImage <filename>.dtb > zImage_w_dtb).
1887
1888           This is meant as a backward compatibility convenience for those
1889           systems with a bootloader that can't be upgraded to accommodate
1890           the documented boot protocol using a device tree.
1891
1892           Beware that there is very little in terms of protection against
1893           this option being confused by leftover garbage in memory that might
1894           look like a DTB header after a reboot if no actual DTB is appended
1895           to zImage.  Do not leave this option active in a production kernel
1896           if you don't intend to always append a DTB.  Proper passing of the
1897           location into r2 of a bootloader provided DTB is always preferable
1898           to this option.
1899
1900 config ARM_ATAG_DTB_COMPAT
1901         bool "Supplement the appended DTB with traditional ATAG information"
1902         depends on ARM_APPENDED_DTB
1903         help
1904           Some old bootloaders can't be updated to a DTB capable one, yet
1905           they provide ATAGs with memory configuration, the ramdisk address,
1906           the kernel cmdline string, etc.  Such information is dynamically
1907           provided by the bootloader and can't always be stored in a static
1908           DTB.  To allow a device tree enabled kernel to be used with such
1909           bootloaders, this option allows zImage to extract the information
1910           from the ATAG list and store it at run time into the appended DTB.
1911
1912 choice
1913         prompt "Kernel command line type" if ARM_ATAG_DTB_COMPAT
1914         default ARM_ATAG_DTB_COMPAT_CMDLINE_FROM_BOOTLOADER
1915
1916 config ARM_ATAG_DTB_COMPAT_CMDLINE_FROM_BOOTLOADER
1917         bool "Use bootloader kernel arguments if available"
1918         help
1919           Uses the command-line options passed by the boot loader instead of
1920           the device tree bootargs property. If the boot loader doesn't provide
1921           any, the device tree bootargs property will be used.
1922
1923 config ARM_ATAG_DTB_COMPAT_CMDLINE_EXTEND
1924         bool "Extend with bootloader kernel arguments"
1925         help
1926           The command-line arguments provided by the boot loader will be
1927           appended to the the device tree bootargs property.
1928
1929 endchoice
1930
1931 config CMDLINE
1932         string "Default kernel command string"
1933         default ""
1934         help
1935           On some architectures (EBSA110 and CATS), there is currently no way
1936           for the boot loader to pass arguments to the kernel. For these
1937           architectures, you should supply some command-line options at build
1938           time by entering them here. As a minimum, you should specify the
1939           memory size and the root device (e.g., mem=64M root=/dev/nfs).
1940
1941 choice
1942         prompt "Kernel command line type" if CMDLINE != ""
1943         default CMDLINE_FROM_BOOTLOADER
1944         depends on ATAGS
1945
1946 config CMDLINE_FROM_BOOTLOADER
1947         bool "Use bootloader kernel arguments if available"
1948         help
1949           Uses the command-line options passed by the boot loader. If
1950           the boot loader doesn't provide any, the default kernel command
1951           string provided in CMDLINE will be used.
1952
1953 config CMDLINE_EXTEND
1954         bool "Extend bootloader kernel arguments"
1955         help
1956           The command-line arguments provided by the boot loader will be
1957           appended to the default kernel command string.
1958
1959 config CMDLINE_FORCE
1960         bool "Always use the default kernel command string"
1961         help
1962           Always use the default kernel command string, even if the boot
1963           loader passes other arguments to the kernel.
1964           This is useful if you cannot or don't want to change the
1965           command-line options your boot loader passes to the kernel.
1966 endchoice
1967
1968 config XIP_KERNEL
1969         bool "Kernel Execute-In-Place from ROM"
1970         depends on !ARM_LPAE && !ARCH_MULTIPLATFORM
1971         help
1972           Execute-In-Place allows the kernel to run from non-volatile storage
1973           directly addressable by the CPU, such as NOR flash. This saves RAM
1974           space since the text section of the kernel is not loaded from flash
1975           to RAM.  Read-write sections, such as the data section and stack,
1976           are still copied to RAM.  The XIP kernel is not compressed since
1977           it has to run directly from flash, so it will take more space to
1978           store it.  The flash address used to link the kernel object files,
1979           and for storing it, is configuration dependent. Therefore, if you
1980           say Y here, you must know the proper physical address where to
1981           store the kernel image depending on your own flash memory usage.
1982
1983           Also note that the make target becomes "make xipImage" rather than
1984           "make zImage" or "make Image".  The final kernel binary to put in
1985           ROM memory will be arch/arm/boot/xipImage.
1986
1987           If unsure, say N.
1988
1989 config XIP_PHYS_ADDR
1990         hex "XIP Kernel Physical Location"
1991         depends on XIP_KERNEL
1992         default "0x00080000"
1993         help
1994           This is the physical address in your flash memory the kernel will
1995           be linked for and stored to.  This address is dependent on your
1996           own flash usage.
1997
1998 config XIP_DEFLATED_DATA
1999         bool "Store kernel .data section compressed in ROM"
2000         depends on XIP_KERNEL
2001         select ZLIB_INFLATE
2002         help
2003           Before the kernel is actually executed, its .data section has to be
2004           copied to RAM from ROM. This option allows for storing that data
2005           in compressed form and decompressed to RAM rather than merely being
2006           copied, saving some precious ROM space. A possible drawback is a
2007           slightly longer boot delay.
2008
2009 config KEXEC
2010         bool "Kexec system call (EXPERIMENTAL)"
2011         depends on (!SMP || PM_SLEEP_SMP)
2012         depends on !CPU_V7M
2013         select KEXEC_CORE
2014         help
2015           kexec is a system call that implements the ability to shutdown your
2016           current kernel, and to start another kernel.  It is like a reboot
2017           but it is independent of the system firmware.   And like a reboot
2018           you can start any kernel with it, not just Linux.
2019
2020           It is an ongoing process to be certain the hardware in a machine
2021           is properly shutdown, so do not be surprised if this code does not
2022           initially work for you.
2023
2024 config ATAGS_PROC
2025         bool "Export atags in procfs"
2026         depends on ATAGS && KEXEC
2027         default y
2028         help
2029           Should the atags used to boot the kernel be exported in an "atags"
2030           file in procfs. Useful with kexec.
2031
2032 config CRASH_DUMP
2033         bool "Build kdump crash kernel (EXPERIMENTAL)"
2034         help
2035           Generate crash dump after being started by kexec. This should
2036           be normally only set in special crash dump kernels which are
2037           loaded in the main kernel with kexec-tools into a specially
2038           reserved region and then later executed after a crash by
2039           kdump/kexec. The crash dump kernel must be compiled to a
2040           memory address not used by the main kernel
2041
2042           For more details see Documentation/kdump/kdump.txt
2043
2044 config AUTO_ZRELADDR
2045         bool "Auto calculation of the decompressed kernel image address"
2046         help
2047           ZRELADDR is the physical address where the decompressed kernel
2048           image will be placed. If AUTO_ZRELADDR is selected, the address
2049           will be determined at run-time by masking the current IP with
2050           0xf8000000. This assumes the zImage being placed in the first 128MB
2051           from start of memory.
2052
2053 config EFI_STUB
2054         bool
2055
2056 config EFI
2057         bool "UEFI runtime support"
2058         depends on OF && !CPU_BIG_ENDIAN && MMU && AUTO_ZRELADDR && !XIP_KERNEL
2059         select UCS2_STRING
2060         select EFI_PARAMS_FROM_FDT
2061         select EFI_STUB
2062         select EFI_ARMSTUB
2063         select EFI_RUNTIME_WRAPPERS
2064         ---help---
2065           This option provides support for runtime services provided
2066           by UEFI firmware (such as non-volatile variables, realtime
2067           clock, and platform reset). A UEFI stub is also provided to
2068           allow the kernel to be booted as an EFI application. This
2069           is only useful for kernels that may run on systems that have
2070           UEFI firmware.
2071
2072 config DMI
2073         bool "Enable support for SMBIOS (DMI) tables"
2074         depends on EFI
2075         default y
2076         help
2077           This enables SMBIOS/DMI feature for systems.
2078
2079           This option is only useful on systems that have UEFI firmware.
2080           However, even with this option, the resultant kernel should
2081           continue to boot on existing non-UEFI platforms.
2082
2083           NOTE: This does *NOT* enable or encourage the use of DMI quirks,
2084           i.e., the the practice of identifying the platform via DMI to
2085           decide whether certain workarounds for buggy hardware and/or
2086           firmware need to be enabled. This would require the DMI subsystem
2087           to be enabled much earlier than we do on ARM, which is non-trivial.
2088
2089 endmenu
2090
2091 menu "CPU Power Management"
2092
2093 source "drivers/cpufreq/Kconfig"
2094
2095 source "drivers/cpuidle/Kconfig"
2096
2097 endmenu
2098
2099 menu "Floating point emulation"
2100
2101 comment "At least one emulation must be selected"
2102
2103 config FPE_NWFPE
2104         bool "NWFPE math emulation"
2105         depends on (!AEABI || OABI_COMPAT) && !THUMB2_KERNEL
2106         ---help---
2107           Say Y to include the NWFPE floating point emulator in the kernel.
2108           This is necessary to run most binaries. Linux does not currently
2109           support floating point hardware so you need to say Y here even if
2110           your machine has an FPA or floating point co-processor podule.
2111
2112           You may say N here if you are going to load the Acorn FPEmulator
2113           early in the bootup.
2114
2115 config FPE_NWFPE_XP
2116         bool "Support extended precision"
2117         depends on FPE_NWFPE
2118         help
2119           Say Y to include 80-bit support in the kernel floating-point
2120           emulator.  Otherwise, only 32 and 64-bit support is compiled in.
2121           Note that gcc does not generate 80-bit operations by default,
2122           so in most cases this option only enlarges the size of the
2123           floating point emulator without any good reason.
2124
2125           You almost surely want to say N here.
2126
2127 config FPE_FASTFPE
2128         bool "FastFPE math emulation (EXPERIMENTAL)"
2129         depends on (!AEABI || OABI_COMPAT) && !CPU_32v3
2130         ---help---
2131           Say Y here to include the FAST floating point emulator in the kernel.
2132           This is an experimental much faster emulator which now also has full
2133           precision for the mantissa.  It does not support any exceptions.
2134           It is very simple, and approximately 3-6 times faster than NWFPE.
2135
2136           It should be sufficient for most programs.  It may be not suitable
2137           for scientific calculations, but you have to check this for yourself.
2138           If you do not feel you need a faster FP emulation you should better
2139           choose NWFPE.
2140
2141 config VFP
2142         bool "VFP-format floating point maths"
2143         depends on CPU_V6 || CPU_V6K || CPU_ARM926T || CPU_V7 || CPU_FEROCEON
2144         help
2145           Say Y to include VFP support code in the kernel. This is needed
2146           if your hardware includes a VFP unit.
2147
2148           Please see <file:Documentation/arm/VFP/release-notes.txt> for
2149           release notes and additional status information.
2150
2151           Say N if your target does not have VFP hardware.
2152
2153 config VFPv3
2154         bool
2155         depends on VFP
2156         default y if CPU_V7
2157
2158 config NEON
2159         bool "Advanced SIMD (NEON) Extension support"
2160         depends on VFPv3 && CPU_V7
2161         help
2162           Say Y to include support code for NEON, the ARMv7 Advanced SIMD
2163           Extension.
2164
2165 config KERNEL_MODE_NEON
2166         bool "Support for NEON in kernel mode"
2167         depends on NEON && AEABI
2168         help
2169           Say Y to include support for NEON in kernel mode.
2170
2171 endmenu
2172
2173 menu "Userspace binary formats"
2174
2175 source "fs/Kconfig.binfmt"
2176
2177 endmenu
2178
2179 menu "Power management options"
2180
2181 source "kernel/power/Kconfig"
2182
2183 config ARCH_SUSPEND_POSSIBLE
2184         depends on CPU_ARM920T || CPU_ARM926T || CPU_FEROCEON || CPU_SA1100 || \
2185                 CPU_V6 || CPU_V6K || CPU_V7 || CPU_V7M || CPU_XSC3 || CPU_XSCALE || CPU_MOHAWK
2186         def_bool y
2187
2188 config ARM_CPU_SUSPEND
2189         def_bool PM_SLEEP || BL_SWITCHER || ARM_PSCI_FW
2190         depends on ARCH_SUSPEND_POSSIBLE
2191
2192 config ARCH_HIBERNATION_POSSIBLE
2193         bool
2194         depends on MMU
2195         default y if ARCH_SUSPEND_POSSIBLE
2196
2197 endmenu
2198
2199 source "net/Kconfig"
2200
2201 source "drivers/Kconfig"
2202
2203 source "drivers/firmware/Kconfig"
2204
2205 source "fs/Kconfig"
2206
2207 source "arch/arm/Kconfig.debug"
2208
2209 source "security/Kconfig"
2210
2211 source "crypto/Kconfig"
2212 if CRYPTO
2213 source "arch/arm/crypto/Kconfig"
2214 endif
2215
2216 source "lib/Kconfig"
2217
2218 source "arch/arm/kvm/Kconfig"