arch/arm/Kconfig

   1 config ARM
   2         bool
   3         default y
   4         select ARCH_BINFMT_ELF_RANDOMIZE_PIE
   5         select ARCH_HAS_ATOMIC64_DEC_IF_POSITIVE
   6         select ARCH_HAS_TICK_BROADCAST if GENERIC_CLOCKEVENTS_BROADCAST
   7         select ARCH_HAVE_CUSTOM_GPIO_H
   8         select ARCH_MIGHT_HAVE_PC_PARPORT
   9         select ARCH_SUPPORTS_ATOMIC_RMW
  10         select ARCH_USE_BUILTIN_BSWAP
  11         select ARCH_USE_CMPXCHG_LOCKREF
  12         select ARCH_WANT_IPC_PARSE_VERSION
  13         select BUILDTIME_EXTABLE_SORT if MMU
  14         select CLONE_BACKWARDS
  15         select CPU_PM if (SUSPEND || CPU_IDLE)
  16         select DCACHE_WORD_ACCESS if HAVE_EFFICIENT_UNALIGNED_ACCESS
  17         select GENERIC_ATOMIC64 if (CPU_V7M || CPU_V6 || !CPU_32v6K || !AEABI)
  18         select GENERIC_CLOCKEVENTS_BROADCAST if SMP
  19         select GENERIC_IDLE_POLL_SETUP
  20         select GENERIC_IRQ_PROBE
  21         select GENERIC_IRQ_SHOW
  22         select GENERIC_PCI_IOMAP
  23         select GENERIC_SCHED_CLOCK
  24         select GENERIC_SMP_IDLE_THREAD
  25         select GENERIC_STRNCPY_FROM_USER
  26         select GENERIC_STRNLEN_USER
  27         select HARDIRQS_SW_RESEND
  28         select HAVE_ARCH_JUMP_LABEL if !XIP_KERNEL
  29         select HAVE_ARCH_KGDB
  30         select HAVE_ARCH_SECCOMP_FILTER if (AEABI && !OABI_COMPAT)
  31         select HAVE_ARCH_TRACEHOOK
  32         select HAVE_BPF_JIT
  33         select HAVE_CONTEXT_TRACKING
  34         select HAVE_C_RECORDMCOUNT
  35         select HAVE_CC_STACKPROTECTOR
  36         select HAVE_DEBUG_KMEMLEAK
  37         select HAVE_DMA_API_DEBUG
  38         select HAVE_DMA_ATTRS
  39         select HAVE_DMA_CONTIGUOUS if MMU
  40         select HAVE_DYNAMIC_FTRACE if (!XIP_KERNEL)
  41         select HAVE_EFFICIENT_UNALIGNED_ACCESS if (CPU_V6 || CPU_V6K || CPU_V7) && MMU
  42         select HAVE_FTRACE_MCOUNT_RECORD if (!XIP_KERNEL)
  43         select HAVE_FUNCTION_GRAPH_TRACER if (!THUMB2_KERNEL)
  44         select HAVE_FUNCTION_TRACER if (!XIP_KERNEL)
  45         select HAVE_GENERIC_DMA_COHERENT
  46         select HAVE_HW_BREAKPOINT if (PERF_EVENTS && (CPU_V6 || CPU_V6K || CPU_V7))
  47         select HAVE_IDE if PCI || ISA || PCMCIA
  48         select HAVE_IRQ_TIME_ACCOUNTING
  49         select HAVE_KERNEL_GZIP
  50         select HAVE_KERNEL_LZ4
  51         select HAVE_KERNEL_LZMA
  52         select HAVE_KERNEL_LZO
  53         select HAVE_KERNEL_XZ
  54         select HAVE_KPROBES if !XIP_KERNEL
  55         select HAVE_KRETPROBES if (HAVE_KPROBES)
  56         select HAVE_MEMBLOCK
  57         select HAVE_MOD_ARCH_SPECIFIC if ARM_UNWIND
  58         select HAVE_OPROFILE if (HAVE_PERF_EVENTS)
  59         select HAVE_PERF_EVENTS
  60         select HAVE_PERF_REGS
  61         select HAVE_PERF_USER_STACK_DUMP
  62         select HAVE_REGS_AND_STACK_ACCESS_API
  63         select HAVE_SYSCALL_TRACEPOINTS
  64         select HAVE_UID16
  65         select HAVE_VIRT_CPU_ACCOUNTING_GEN
  66         select IRQ_FORCED_THREADING
  67         select KTIME_SCALAR
  68         select MODULES_USE_ELF_REL
  69         select NO_BOOTMEM
  70         select OLD_SIGACTION
  71         select OLD_SIGSUSPEND3
  72         select PERF_USE_VMALLOC
  73         select RTC_LIB
  74         select SYS_SUPPORTS_APM_EMULATION
  75         # Above selects are sorted alphabetically; please add new ones
  76         # according to that.  Thanks.
  77         help
  78           The ARM series is a line of low-power-consumption RISC chip designs
  79           licensed by ARM Ltd and targeted at embedded applications and
  80           handhelds such as the Compaq IPAQ.  ARM-based PCs are no longer
  81           manufactured, but legacy ARM-based PC hardware remains popular in
  82           Europe.  There is an ARM Linux project with a web page at
  83           <http://www.arm.linux.org.uk/>.
  84
  85 config ARM_HAS_SG_CHAIN
  86         bool
  87
  88 config NEED_SG_DMA_LENGTH
  89         bool
  90
  91 config ARM_DMA_USE_IOMMU
  92         bool
  93         select ARM_HAS_SG_CHAIN
  94         select NEED_SG_DMA_LENGTH
  95
  96 if ARM_DMA_USE_IOMMU
  97
  98 config ARM_DMA_IOMMU_ALIGNMENT
  99         int "Maximum PAGE_SIZE order of alignment for DMA IOMMU buffers"
 100         range 4 9
 101         default 8
 102         help
 103           DMA mapping framework by default aligns all buffers to the smallest
 104           PAGE_SIZE order which is greater than or equal to the requested buffer
 105           size. This works well for buffers up to a few hundreds kilobytes, but
 106           for larger buffers it just a waste of address space. Drivers which has
 107           relatively small addressing window (like 64Mib) might run out of
 108           virtual space with just a few allocations.
 109
 110           With this parameter you can specify the maximum PAGE_SIZE order for
 111           DMA IOMMU buffers. Larger buffers will be aligned only to this
 112           specified order. The order is expressed as a power of two multiplied
 113           by the PAGE_SIZE.
 114
 115 endif
 116
 117 config HAVE_PWM
 118         bool
 119
 120 config MIGHT_HAVE_PCI
 121         bool
 122
 123 config SYS_SUPPORTS_APM_EMULATION
 124         bool
 125
 126 config HAVE_TCM
 127         bool
 128         select GENERIC_ALLOCATOR
 129
 130 config HAVE_PROC_CPU
 131         bool
 132
 133 config NO_IOPORT_MAP
 134         bool
 135
 136 config EISA
 137         bool
 138         ---help---
 139           The Extended Industry Standard Architecture (EISA) bus was
 140           developed as an open alternative to the IBM MicroChannel bus.
 141
 142           The EISA bus provided some of the features of the IBM MicroChannel
 143           bus while maintaining backward compatibility with cards made for
 144           the older ISA bus.  The EISA bus saw limited use between 1988 and
 145           1995 when it was made obsolete by the PCI bus.
 146
 147           Say Y here if you are building a kernel for an EISA-based machine.
 148
 149           Otherwise, say N.
 150
 151 config SBUS
 152         bool
 153
 154 config STACKTRACE_SUPPORT
 155         bool
 156         default y
 157
 158 config HAVE_LATENCYTOP_SUPPORT
 159         bool
 160         depends on !SMP
 161         default y
 162
 163 config LOCKDEP_SUPPORT
 164         bool
 165         default y
 166
 167 config TRACE_IRQFLAGS_SUPPORT
 168         bool
 169         default y
 170
 171 config RWSEM_GENERIC_SPINLOCK
 172         bool
 173         default y
 174
 175 config RWSEM_XCHGADD_ALGORITHM
 176         bool
 177
 178 config ARCH_HAS_ILOG2_U32
 179         bool
 180
 181 config ARCH_HAS_ILOG2_U64
 182         bool
 183
 184 config ARCH_HAS_CPUFREQ
 185         bool
 186         help
 187           Internal node to signify that the ARCH has CPUFREQ support
 188           and that the relevant menu configurations are displayed for
 189           it.
 190
 191 config ARCH_HAS_BANDGAP
 192         bool
 193
 194 config GENERIC_HWEIGHT
 195         bool
 196         default y
 197
 198 config GENERIC_CALIBRATE_DELAY
 199         bool
 200         default y
 201
 202 config ARCH_MAY_HAVE_PC_FDC
 203         bool
 204
 205 config ZONE_DMA
 206         bool
 207
 208 config NEED_DMA_MAP_STATE
 209        def_bool y
 210
 211 config ARCH_HAS_DMA_SET_COHERENT_MASK
 212         bool
 213
 214 config GENERIC_ISA_DMA
 215         bool
 216
 217 config FIQ
 218         bool
 219
 220 config NEED_RET_TO_USER
 221         bool
 222
 223 config ARCH_MTD_XIP
 224         bool
 225
 226 config VECTORS_BASE
 227         hex
 228         default 0xffff0000 if MMU || CPU_HIGH_VECTOR
 229         default DRAM_BASE if REMAP_VECTORS_TO_RAM
 230         default 0x00000000
 231         help
 232           The base address of exception vectors.  This must be two pages
 233           in size.
 234
 235 config ARM_PATCH_PHYS_VIRT
 236         bool "Patch physical to virtual translations at runtime" if EMBEDDED
 237         default y
 238         depends on !XIP_KERNEL && MMU
 239         depends on !ARCH_REALVIEW || !SPARSEMEM
 240         help
 241           Patch phys-to-virt and virt-to-phys translation functions at
 242           boot and module load time according to the position of the
 243           kernel in system memory.
 244
 245           This can only be used with non-XIP MMU kernels where the base
 246           of physical memory is at a 16MB boundary.
 247
 248           Only disable this option if you know that you do not require
 249           this feature (eg, building a kernel for a single machine) and
 250           you need to shrink the kernel to the minimal size.
 251
 252 config NEED_MACH_GPIO_H
 253         bool
 254         help
 255           Select this when mach/gpio.h is required to provide special
 256           definitions for this platform. The need for mach/gpio.h should
 257           be avoided when possible.
 258
 259 config NEED_MACH_IO_H
 260         bool
 261         help
 262           Select this when mach/io.h is required to provide special
 263           definitions for this platform.  The need for mach/io.h should
 264           be avoided when possible.
 265
 266 config NEED_MACH_MEMORY_H
 267         bool
 268         help
 269           Select this when mach/memory.h is required to provide special
 270           definitions for this platform.  The need for mach/memory.h should
 271           be avoided when possible.
 272
 273 config PHYS_OFFSET
 274         hex "Physical address of main memory" if MMU
 275         depends on !ARM_PATCH_PHYS_VIRT && !NEED_MACH_MEMORY_H
 276         default DRAM_BASE if !MMU
 277         help
 278           Please provide the physical address corresponding to the
 279           location of main memory in your system.
 280
 281 config GENERIC_BUG
 282         def_bool y
 283         depends on BUG
 284
 285 source "init/Kconfig"
 286
 287 source "kernel/Kconfig.freezer"
 288
 289 menu "System Type"
 290
 291 config MMU
 292         bool "MMU-based Paged Memory Management Support"
 293         default y
 294         help
 295           Select if you want MMU-based virtualised addressing space
 296           support by paged memory management. If unsure, say 'Y'.
 297
 298 #
 299 # The "ARM system type" choice list is ordered alphabetically by option
 300 # text.  Please add new entries in the option alphabetic order.
 301 #
 302 choice
 303         prompt "ARM system type"
 304         default ARCH_VERSATILE if !MMU
 305         default ARCH_MULTIPLATFORM if MMU
 306
 307 config ARCH_MULTIPLATFORM
 308         bool "Allow multiple platforms to be selected"
 309         depends on MMU
 310         select ARCH_WANT_OPTIONAL_GPIOLIB
 311         select ARM_PATCH_PHYS_VIRT
 312         select AUTO_ZRELADDR
 313         select COMMON_CLK
 314         select GENERIC_CLOCKEVENTS
 315         select MIGHT_HAVE_PCI
 316         select MULTI_IRQ_HANDLER
 317         select SPARSE_IRQ
 318         select USE_OF
 319
 320 config ARCH_INTEGRATOR
 321         bool "ARM Ltd. Integrator family"
 322         select ARCH_HAS_CPUFREQ
 323         select ARM_AMBA
 324         select ARM_PATCH_PHYS_VIRT
 325         select AUTO_ZRELADDR
 326         select COMMON_CLK
 327         select COMMON_CLK_VERSATILE
 328         select GENERIC_CLOCKEVENTS
 329         select HAVE_TCM
 330         select ICST
 331         select MULTI_IRQ_HANDLER
 332         select NEED_MACH_MEMORY_H
 333         select PLAT_VERSATILE
 334         select SPARSE_IRQ
 335         select USE_OF
 336         select VERSATILE_FPGA_IRQ
 337         help
 338           Support for ARM's Integrator platform.
 339
 340 config ARCH_REALVIEW
 341         bool "ARM Ltd. RealView family"
 342         select ARCH_WANT_OPTIONAL_GPIOLIB
 343         select ARM_AMBA
 344         select ARM_TIMER_SP804
 345         select COMMON_CLK
 346         select COMMON_CLK_VERSATILE
 347         select GENERIC_CLOCKEVENTS
 348         select GPIO_PL061 if GPIOLIB
 349         select ICST
 350         select NEED_MACH_MEMORY_H
 351         select PLAT_VERSATILE
 352         select PLAT_VERSATILE_CLCD
 353         help
 354           This enables support for ARM Ltd RealView boards.
 355
 356 config ARCH_VERSATILE
 357         bool "ARM Ltd. Versatile family"
 358         select ARCH_WANT_OPTIONAL_GPIOLIB
 359         select ARM_AMBA
 360         select ARM_TIMER_SP804
 361         select ARM_VIC
 362         select CLKDEV_LOOKUP
 363         select GENERIC_CLOCKEVENTS
 364         select HAVE_MACH_CLKDEV
 365         select ICST
 366         select PLAT_VERSATILE
 367         select PLAT_VERSATILE_CLCD
 368         select PLAT_VERSATILE_CLOCK
 369         select VERSATILE_FPGA_IRQ
 370         help
 371           This enables support for ARM Ltd Versatile board.
 372
 373 config ARCH_AT91
 374         bool "Atmel AT91"
 375         select ARCH_REQUIRE_GPIOLIB
 376         select CLKDEV_LOOKUP
 377         select IRQ_DOMAIN
 378         select NEED_MACH_GPIO_H
 379         select NEED_MACH_IO_H if PCCARD
 380         select PINCTRL
 381         select PINCTRL_AT91 if USE_OF
 382         help
 383           This enables support for systems based on Atmel
 384           AT91RM9200 and AT91SAM9* processors.
 385
 386 config ARCH_CLPS711X
 387         bool "Cirrus Logic CLPS711x/EP721x/EP731x-based"
 388         select ARCH_REQUIRE_GPIOLIB
 389         select AUTO_ZRELADDR
 390         select CLKSRC_MMIO
 391         select COMMON_CLK
 392         select CPU_ARM720T
 393         select GENERIC_CLOCKEVENTS
 394         select MFD_SYSCON
 395         select MULTI_IRQ_HANDLER
 396         select SPARSE_IRQ
 397         help
 398           Support for Cirrus Logic 711x/721x/731x based boards.
 399
 400 config ARCH_GEMINI
 401         bool "Cortina Systems Gemini"
 402         select ARCH_REQUIRE_GPIOLIB
 403         select CLKSRC_MMIO
 404         select CPU_FA526
 405         select GENERIC_CLOCKEVENTS
 406         help
 407           Support for the Cortina Systems Gemini family SoCs
 408
 409 config ARCH_EBSA110
 410         bool "EBSA-110"
 411         select ARCH_USES_GETTIMEOFFSET
 412         select CPU_SA110
 413         select ISA
 414         select NEED_MACH_IO_H
 415         select NEED_MACH_MEMORY_H
 416         select NO_IOPORT_MAP
 417         help
 418           This is an evaluation board for the StrongARM processor available
 419           from Digital. It has limited hardware on-board, including an
 420           Ethernet interface, two PCMCIA sockets, two serial ports and a
 421           parallel port.
 422
 423 config ARCH_EFM32
 424         bool "Energy Micro efm32"
 425         depends on !MMU
 426         select ARCH_REQUIRE_GPIOLIB
 427         select ARM_NVIC
 428         # CLKSRC_MMIO is wrong here, but needed until a proper fix is merged,
 429         # i.e. CLKSRC_EFM32 selecting CLKSRC_MMIO
 430         select CLKSRC_MMIO
 431         select CLKSRC_OF
 432         select COMMON_CLK
 433         select CPU_V7M
 434         select GENERIC_CLOCKEVENTS
 435         select NO_DMA
 436         select NO_IOPORT_MAP
 437         select SPARSE_IRQ
 438         select USE_OF
 439         help
 440           Support for Energy Micro's (now Silicon Labs) efm32 Giant Gecko
 441           processors.
 442
 443 config ARCH_EP93XX
 444         bool "EP93xx-based"
 445         select ARCH_HAS_HOLES_MEMORYMODEL
 446         select ARCH_REQUIRE_GPIOLIB
 447         select ARCH_USES_GETTIMEOFFSET
 448         select ARM_AMBA
 449         select ARM_VIC
 450         select CLKDEV_LOOKUP
 451         select CPU_ARM920T
 452         select NEED_MACH_MEMORY_H
 453         help
 454           This enables support for the Cirrus EP93xx series of CPUs.
 455
 456 config ARCH_FOOTBRIDGE
 457         bool "FootBridge"
 458         select CPU_SA110
 459         select FOOTBRIDGE
 460         select GENERIC_CLOCKEVENTS
 461         select HAVE_IDE
 462         select NEED_MACH_IO_H if !MMU
 463         select NEED_MACH_MEMORY_H
 464         help
 465           Support for systems based on the DC21285 companion chip
 466           ("FootBridge"), such as the Simtec CATS and the Rebel NetWinder.
 467
 468 config ARCH_NETX
 469         bool "Hilscher NetX based"
 470         select ARM_VIC
 471         select CLKSRC_MMIO
 472         select CPU_ARM926T
 473         select GENERIC_CLOCKEVENTS
 474         help
 475           This enables support for systems based on the Hilscher NetX Soc
 476
 477 config ARCH_IOP13XX
 478         bool "IOP13xx-based"
 479         depends on MMU
 480         select CPU_XSC3
 481         select NEED_MACH_MEMORY_H
 482         select NEED_RET_TO_USER
 483         select PCI
 484         select PLAT_IOP
 485         select VMSPLIT_1G
 486         help
 487           Support for Intel's IOP13XX (XScale) family of processors.
 488
 489 config ARCH_IOP32X
 490         bool "IOP32x-based"
 491         depends on MMU
 492         select ARCH_REQUIRE_GPIOLIB
 493         select CPU_XSCALE
 494         select GPIO_IOP
 495         select NEED_RET_TO_USER
 496         select PCI
 497         select PLAT_IOP
 498         help
 499           Support for Intel's 80219 and IOP32X (XScale) family of
 500           processors.
 501
 502 config ARCH_IOP33X
 503         bool "IOP33x-based"
 504         depends on MMU
 505         select ARCH_REQUIRE_GPIOLIB
 506         select CPU_XSCALE
 507         select GPIO_IOP
 508         select NEED_RET_TO_USER
 509         select PCI
 510         select PLAT_IOP
 511         help
 512           Support for Intel's IOP33X (XScale) family of processors.
 513
 514 config ARCH_IXP4XX
 515         bool "IXP4xx-based"
 516         depends on MMU
 517         select ARCH_HAS_DMA_SET_COHERENT_MASK
 518         select ARCH_SUPPORTS_BIG_ENDIAN
 519         select ARCH_REQUIRE_GPIOLIB
 520         select CLKSRC_MMIO
 521         select CPU_XSCALE
 522         select DMABOUNCE if PCI
 523         select GENERIC_CLOCKEVENTS
 524         select MIGHT_HAVE_PCI
 525         select NEED_MACH_IO_H
 526         select USB_EHCI_BIG_ENDIAN_DESC
 527         select USB_EHCI_BIG_ENDIAN_MMIO
 528         help
 529           Support for Intel's IXP4XX (XScale) family of processors.
 530
 531 config ARCH_DOVE
 532         bool "Marvell Dove"
 533         select ARCH_REQUIRE_GPIOLIB
 534         select CPU_PJ4
 535         select GENERIC_CLOCKEVENTS
 536         select MIGHT_HAVE_PCI
 537         select MVEBU_MBUS
 538         select PINCTRL
 539         select PINCTRL_DOVE
 540         select PLAT_ORION_LEGACY
 541         help
 542           Support for the Marvell Dove SoC 88AP510
 543
 544 config ARCH_KIRKWOOD
 545         bool "Marvell Kirkwood"
 546         select ARCH_HAS_CPUFREQ
 547         select ARCH_REQUIRE_GPIOLIB
 548         select CPU_FEROCEON
 549         select GENERIC_CLOCKEVENTS
 550         select MVEBU_MBUS
 551         select PCI
 552         select PCI_QUIRKS
 553         select PINCTRL
 554         select PINCTRL_KIRKWOOD
 555         select PLAT_ORION_LEGACY
 556         help
 557           Support for the following Marvell Kirkwood series SoCs:
 558           88F6180, 88F6192 and 88F6281.
 559
 560 config ARCH_MV78XX0
 561         bool "Marvell MV78xx0"
 562         select ARCH_REQUIRE_GPIOLIB
 563         select CPU_FEROCEON
 564         select GENERIC_CLOCKEVENTS
 565         select MVEBU_MBUS
 566         select PCI
 567         select PLAT_ORION_LEGACY
 568         help
 569           Support for the following Marvell MV78xx0 series SoCs:
 570           MV781x0, MV782x0.
 571
 572 config ARCH_ORION5X
 573         bool "Marvell Orion"
 574         depends on MMU
 575         select ARCH_REQUIRE_GPIOLIB
 576         select CPU_FEROCEON
 577         select GENERIC_CLOCKEVENTS
 578         select MVEBU_MBUS
 579         select PCI
 580         select PLAT_ORION_LEGACY
 581         help
 582           Support for the following Marvell Orion 5x series SoCs:
 583           Orion-1 (5181), Orion-VoIP (5181L), Orion-NAS (5182),
 584           Orion-2 (5281), Orion-1-90 (6183).
 585
 586 config ARCH_MMP
 587         bool "Marvell PXA168/910/MMP2"
 588         depends on MMU
 589         select ARCH_REQUIRE_GPIOLIB
 590         select CLKDEV_LOOKUP
 591         select GENERIC_ALLOCATOR
 592         select GENERIC_CLOCKEVENTS
 593         select GPIO_PXA
 594         select IRQ_DOMAIN
 595         select MULTI_IRQ_HANDLER
 596         select PINCTRL
 597         select PLAT_PXA
 598         select SPARSE_IRQ
 599         help
 600           Support for Marvell's PXA168/PXA910(MMP) and MMP2 processor line.
 601
 602 config ARCH_KS8695
 603         bool "Micrel/Kendin KS8695"
 604         select ARCH_REQUIRE_GPIOLIB
 605         select CLKSRC_MMIO
 606         select CPU_ARM922T
 607         select GENERIC_CLOCKEVENTS
 608         select NEED_MACH_MEMORY_H
 609         help
 610           Support for Micrel/Kendin KS8695 "Centaur" (ARM922T) based
 611           System-on-Chip devices.
 612
 613 config ARCH_W90X900
 614         bool "Nuvoton W90X900 CPU"
 615         select ARCH_REQUIRE_GPIOLIB
 616         select CLKDEV_LOOKUP
 617         select CLKSRC_MMIO
 618         select CPU_ARM926T
 619         select GENERIC_CLOCKEVENTS
 620         help
 621           Support for Nuvoton (Winbond logic dept.) ARM9 processor,
 622           At present, the w90x900 has been renamed nuc900, regarding
 623           the ARM series product line, you can login the following
 624           link address to know more.
 625
 626           <http://www.nuvoton.com/hq/enu/ProductAndSales/ProductLines/
 627                 ConsumerElectronicsIC/ARMMicrocontroller/ARMMicrocontroller>
 628
 629 config ARCH_LPC32XX
 630         bool "NXP LPC32XX"
 631         select ARCH_REQUIRE_GPIOLIB
 632         select ARM_AMBA
 633         select CLKDEV_LOOKUP
 634         select CLKSRC_MMIO
 635         select CPU_ARM926T
 636         select GENERIC_CLOCKEVENTS
 637         select HAVE_IDE
 638         select HAVE_PWM
 639         select USE_OF
 640         help
 641           Support for the NXP LPC32XX family of processors
 642
 643 config ARCH_PXA
 644         bool "PXA2xx/PXA3xx-based"
 645         depends on MMU
 646         select ARCH_HAS_CPUFREQ
 647         select ARCH_MTD_XIP
 648         select ARCH_REQUIRE_GPIOLIB
 649         select ARM_CPU_SUSPEND if PM
 650         select AUTO_ZRELADDR
 651         select CLKDEV_LOOKUP
 652         select CLKSRC_MMIO
 653         select GENERIC_CLOCKEVENTS
 654         select GPIO_PXA
 655         select HAVE_IDE
 656         select MULTI_IRQ_HANDLER
 657         select PLAT_PXA
 658         select SPARSE_IRQ
 659         help
 660           Support for Intel/Marvell's PXA2xx/PXA3xx processor line.
 661
 662 config ARCH_MSM_NODT
 663         bool "Qualcomm MSM"
 664         select ARCH_MSM
 665         select ARCH_REQUIRE_GPIOLIB
 666         select COMMON_CLK
 667         select GENERIC_CLOCKEVENTS
 668         help
 669           Support for Qualcomm MSM/QSD based systems.  This runs on the
 670           apps processor of the MSM/QSD and depends on a shared memory
 671           interface to the modem processor which runs the baseband
 672           stack and controls some vital subsystems
 673           (clock and power control, etc).
 674
 675 config ARCH_SHMOBILE_LEGACY
 676         bool "Renesas ARM SoCs (non-multiplatform)"
 677         select ARCH_SHMOBILE
 678         select ARM_PATCH_PHYS_VIRT
 679         select CLKDEV_LOOKUP
 680         select CPU_V7
 681         select GENERIC_CLOCKEVENTS
 682         select HAVE_ARM_SCU if SMP
 683         select HAVE_ARM_TWD if SMP
 684         select HAVE_MACH_CLKDEV
 685         select HAVE_SMP
 686         select MIGHT_HAVE_CACHE_L2X0
 687         select MULTI_IRQ_HANDLER
 688         select NO_IOPORT_MAP
 689         select PINCTRL
 690         select PM_GENERIC_DOMAINS if PM
 691         select SH_CLK_CPG
 692         select SPARSE_IRQ
 693         help
 694           Support for Renesas ARM SoC platforms using a non-multiplatform
 695           kernel. This includes the SH-Mobile, R-Mobile, EMMA-Mobile, R-Car
 696           and RZ families.
 697
 698 config ARCH_RPC
 699         bool "RiscPC"
 700         select ARCH_ACORN
 701         select ARCH_MAY_HAVE_PC_FDC
 702         select ARCH_SPARSEMEM_ENABLE
 703         select ARCH_USES_GETTIMEOFFSET
 704         select FIQ
 705         select HAVE_IDE
 706         select HAVE_PATA_PLATFORM
 707         select ISA_DMA_API
 708         select NEED_MACH_IO_H
 709         select NEED_MACH_MEMORY_H
 710         select NO_IOPORT_MAP
 711         select VIRT_TO_BUS
 712         help
 713           On the Acorn Risc-PC, Linux can support the internal IDE disk and
 714           CD-ROM interface, serial and parallel port, and the floppy drive.
 715
 716 config ARCH_SA1100
 717         bool "SA1100-based"
 718         select ARCH_HAS_CPUFREQ
 719         select ARCH_MTD_XIP
 720         select ARCH_REQUIRE_GPIOLIB
 721         select ARCH_SPARSEMEM_ENABLE
 722         select CLKDEV_LOOKUP
 723         select CLKSRC_MMIO
 724         select CPU_FREQ
 725         select CPU_SA1100
 726         select GENERIC_CLOCKEVENTS
 727         select HAVE_IDE
 728         select ISA
 729         select NEED_MACH_MEMORY_H
 730         select SPARSE_IRQ
 731         help
 732           Support for StrongARM 11x0 based boards.
 733
 734 config ARCH_S3C24XX
 735         bool "Samsung S3C24XX SoCs"
 736         select ARCH_HAS_CPUFREQ
 737         select ARCH_REQUIRE_GPIOLIB
 738         select CLKDEV_LOOKUP
 739         select CLKSRC_SAMSUNG_PWM
 740         select GENERIC_CLOCKEVENTS
 741         select GPIO_SAMSUNG
 742         select HAVE_S3C2410_I2C if I2C
 743         select HAVE_S3C2410_WATCHDOG if WATCHDOG
 744         select HAVE_S3C_RTC if RTC_CLASS
 745         select MULTI_IRQ_HANDLER
 746         select NEED_MACH_IO_H
 747         select SAMSUNG_ATAGS
 748         help
 749           Samsung S3C2410, S3C2412, S3C2413, S3C2416, S3C2440, S3C2442, S3C2443
 750           and S3C2450 SoCs based systems, such as the Simtec Electronics BAST
 751           (<http://www.simtec.co.uk/products/EB110ITX/>), the IPAQ 1940 or the
 752           Samsung SMDK2410 development board (and derivatives).
 753
 754 config ARCH_S3C64XX
 755         bool "Samsung S3C64XX"
 756         select ARCH_HAS_CPUFREQ
 757         select ARCH_REQUIRE_GPIOLIB
 758         select ARM_AMBA
 759         select ARM_VIC
 760         select CLKDEV_LOOKUP
 761         select CLKSRC_SAMSUNG_PWM
 762         select COMMON_CLK
 763         select CPU_V6K
 764         select GENERIC_CLOCKEVENTS
 765         select GPIO_SAMSUNG
 766         select HAVE_S3C2410_I2C if I2C
 767         select HAVE_S3C2410_WATCHDOG if WATCHDOG
 768         select HAVE_TCM
 769         select NO_IOPORT_MAP
 770         select PLAT_SAMSUNG
 771         select PM_GENERIC_DOMAINS
 772         select S3C_DEV_NAND
 773         select S3C_GPIO_TRACK
 774         select SAMSUNG_ATAGS
 775         select SAMSUNG_WAKEMASK
 776         select SAMSUNG_WDT_RESET
 777         help
 778           Samsung S3C64XX series based systems
 779
 780 config ARCH_S5P64X0
 781         bool "Samsung S5P6440 S5P6450"
 782         select CLKDEV_LOOKUP
 783         select CLKSRC_SAMSUNG_PWM
 784         select CPU_V6
 785         select GENERIC_CLOCKEVENTS
 786         select GPIO_SAMSUNG
 787         select HAVE_S3C2410_I2C if I2C
 788         select HAVE_S3C2410_WATCHDOG if WATCHDOG
 789         select HAVE_S3C_RTC if RTC_CLASS
 790         select NEED_MACH_GPIO_H
 791         select SAMSUNG_ATAGS
 792         select SAMSUNG_WDT_RESET
 793         help
 794           Samsung S5P64X0 CPU based systems, such as the Samsung SMDK6440,
 795           SMDK6450.
 796
 797 config ARCH_S5PC100
 798         bool "Samsung S5PC100"
 799         select ARCH_REQUIRE_GPIOLIB
 800         select CLKDEV_LOOKUP
 801         select CLKSRC_SAMSUNG_PWM
 802         select CPU_V7
 803         select GENERIC_CLOCKEVENTS
 804         select GPIO_SAMSUNG
 805         select HAVE_S3C2410_I2C if I2C
 806         select HAVE_S3C2410_WATCHDOG if WATCHDOG
 807         select HAVE_S3C_RTC if RTC_CLASS
 808         select NEED_MACH_GPIO_H
 809         select SAMSUNG_ATAGS
 810         select SAMSUNG_WDT_RESET
 811         help
 812           Samsung S5PC100 series based systems
 813
 814 config ARCH_S5PV210
 815         bool "Samsung S5PV210/S5PC110"
 816         select ARCH_HAS_CPUFREQ
 817         select ARCH_HAS_HOLES_MEMORYMODEL
 818         select ARCH_SPARSEMEM_ENABLE
 819         select CLKDEV_LOOKUP
 820         select CLKSRC_SAMSUNG_PWM
 821         select CPU_V7
 822         select GENERIC_CLOCKEVENTS
 823         select GPIO_SAMSUNG
 824         select HAVE_S3C2410_I2C if I2C
 825         select HAVE_S3C2410_WATCHDOG if WATCHDOG
 826         select HAVE_S3C_RTC if RTC_CLASS
 827         select NEED_MACH_GPIO_H
 828         select NEED_MACH_MEMORY_H
 829         select SAMSUNG_ATAGS
 830         help
 831           Samsung S5PV210/S5PC110 series based systems
 832
 833 config ARCH_EXYNOS
 834         bool "Samsung EXYNOS"
 835         select ARCH_HAS_CPUFREQ
 836         select ARCH_HAS_HOLES_MEMORYMODEL
 837         select ARCH_REQUIRE_GPIOLIB
 838         select ARCH_SPARSEMEM_ENABLE
 839         select ARM_GIC
 840         select COMMON_CLK
 841         select CPU_V7
 842         select GENERIC_CLOCKEVENTS
 843         select HAVE_S3C2410_I2C if I2C
 844         select HAVE_S3C2410_WATCHDOG if WATCHDOG
 845         select HAVE_S3C_RTC if RTC_CLASS
 846         select NEED_MACH_MEMORY_H
 847         select SPARSE_IRQ
 848         select USE_OF
 849         help
 850           Support for SAMSUNG's EXYNOS SoCs (EXYNOS4/5)
 851
 852 config ARCH_DAVINCI
 853         bool "TI DaVinci"
 854         select ARCH_HAS_HOLES_MEMORYMODEL
 855         select ARCH_REQUIRE_GPIOLIB
 856         select CLKDEV_LOOKUP
 857         select GENERIC_ALLOCATOR
 858         select GENERIC_CLOCKEVENTS
 859         select GENERIC_IRQ_CHIP
 860         select HAVE_IDE
 861         select TI_PRIV_EDMA
 862         select USE_OF
 863         select ZONE_DMA
 864         help
 865           Support for TI's DaVinci platform.
 866
 867 config ARCH_OMAP1
 868         bool "TI OMAP1"
 869         depends on MMU
 870         select ARCH_HAS_CPUFREQ
 871         select ARCH_HAS_HOLES_MEMORYMODEL
 872         select ARCH_OMAP
 873         select ARCH_REQUIRE_GPIOLIB
 874         select CLKDEV_LOOKUP
 875         select CLKSRC_MMIO
 876         select GENERIC_CLOCKEVENTS
 877         select GENERIC_IRQ_CHIP
 878         select HAVE_IDE
 879         select IRQ_DOMAIN
 880         select NEED_MACH_IO_H if PCCARD
 881         select NEED_MACH_MEMORY_H
 882         help
 883           Support for older TI OMAP1 (omap7xx, omap15xx or omap16xx)
 884
 885 endchoice
 886
 887 menu "Multiple platform selection"
 888         depends on ARCH_MULTIPLATFORM
 889
 890 comment "CPU Core family selection"
 891
 892 config ARCH_MULTI_V4T
 893         bool "ARMv4T based platforms (ARM720T, ARM920T, ...)"
 894         depends on !ARCH_MULTI_V6_V7
 895         select ARCH_MULTI_V4_V5
 896         select CPU_ARM920T if !(CPU_ARM7TDMI || CPU_ARM720T || \
 897                 CPU_ARM740T || CPU_ARM9TDMI || CPU_ARM922T || \
 898                 CPU_ARM925T || CPU_ARM940T)
 899
 900 config ARCH_MULTI_V5
 901         bool "ARMv5 based platforms (ARM926T, XSCALE, PJ1, ...)"
 902         depends on !ARCH_MULTI_V6_V7
 903         select ARCH_MULTI_V4_V5
 904         select CPU_ARM926T if !(CPU_ARM946E || CPU_ARM1020 || \
 905                 CPU_ARM1020E || CPU_ARM1022 || CPU_ARM1026 || \
 906                 CPU_XSCALE || CPU_XSC3 || CPU_MOHAWK || CPU_FEROCEON)
 907
 908 config ARCH_MULTI_V4_V5
 909         bool
 910
 911 config ARCH_MULTI_V6
 912         bool "ARMv6 based platforms (ARM11)"
 913         select ARCH_MULTI_V6_V7
 914         select CPU_V6
 915
 916 config ARCH_MULTI_V7
 917         bool "ARMv7 based platforms (Cortex-A, PJ4, Scorpion, Krait)"
 918         default y
 919         select ARCH_MULTI_V6_V7
 920         select CPU_V7
 921         select HAVE_SMP
 922
 923 config ARCH_MULTI_V6_V7
 924         bool
 925         select MIGHT_HAVE_CACHE_L2X0
 926
 927 config ARCH_MULTI_CPU_AUTO
 928         def_bool !(ARCH_MULTI_V4 || ARCH_MULTI_V4T || ARCH_MULTI_V6_V7)
 929         select ARCH_MULTI_V5
 930
 931 endmenu
 932
 933 #
 934 # This is sorted alphabetically by mach-* pathname.  However, plat-*
 935 # Kconfigs may be included either alphabetically (according to the
 936 # plat- suffix) or along side the corresponding mach-* source.
 937 #
 938 source "arch/arm/mach-mvebu/Kconfig"
 939
 940 source "arch/arm/mach-at91/Kconfig"
 941
 942 source "arch/arm/mach-bcm/Kconfig"
 943
 944 source "arch/arm/mach-bcm2835/Kconfig"
 945
 946 source "arch/arm/mach-berlin/Kconfig"
 947
 948 source "arch/arm/mach-clps711x/Kconfig"
 949
 950 source "arch/arm/mach-cns3xxx/Kconfig"
 951
 952 source "arch/arm/mach-davinci/Kconfig"
 953
 954 source "arch/arm/mach-dove/Kconfig"
 955
 956 source "arch/arm/mach-ep93xx/Kconfig"
 957
 958 source "arch/arm/mach-footbridge/Kconfig"
 959
 960 source "arch/arm/mach-gemini/Kconfig"
 961
 962 source "arch/arm/mach-highbank/Kconfig"
 963
 964 source "arch/arm/mach-hisi/Kconfig"
 965
 966 source "arch/arm/mach-integrator/Kconfig"
 967
 968 source "arch/arm/mach-iop32x/Kconfig"
 969
 970 source "arch/arm/mach-iop33x/Kconfig"
 971
 972 source "arch/arm/mach-iop13xx/Kconfig"
 973
 974 source "arch/arm/mach-ixp4xx/Kconfig"
 975
 976 source "arch/arm/mach-keystone/Kconfig"
 977
 978 source "arch/arm/mach-kirkwood/Kconfig"
 979
 980 source "arch/arm/mach-ks8695/Kconfig"
 981
 982 source "arch/arm/mach-msm/Kconfig"
 983
 984 source "arch/arm/mach-moxart/Kconfig"
 985
 986 source "arch/arm/mach-mv78xx0/Kconfig"
 987
 988 source "arch/arm/mach-imx/Kconfig"
 989
 990 source "arch/arm/mach-mxs/Kconfig"
 991
 992 source "arch/arm/mach-netx/Kconfig"
 993
 994 source "arch/arm/mach-nomadik/Kconfig"
 995
 996 source "arch/arm/mach-nspire/Kconfig"
 997
 998 source "arch/arm/plat-omap/Kconfig"
 999
1000 source "arch/arm/mach-omap1/Kconfig"
1001
1002 source "arch/arm/mach-omap2/Kconfig"
1003
1004 source "arch/arm/mach-orion5x/Kconfig"
1005
1006 source "arch/arm/mach-picoxcell/Kconfig"
1007
1008 source "arch/arm/mach-pxa/Kconfig"
1009 source "arch/arm/plat-pxa/Kconfig"
1010
1011 source "arch/arm/mach-mmp/Kconfig"
1012
1013 source "arch/arm/mach-realview/Kconfig"
1014
1015 source "arch/arm/mach-rockchip/Kconfig"
1016
1017 source "arch/arm/mach-sa1100/Kconfig"
1018
1019 source "arch/arm/plat-samsung/Kconfig"
1020
1021 source "arch/arm/mach-socfpga/Kconfig"
1022
1023 source "arch/arm/mach-spear/Kconfig"
1024
1025 source "arch/arm/mach-sti/Kconfig"
1026
1027 source "arch/arm/mach-s3c24xx/Kconfig"
1028
1029 source "arch/arm/mach-s3c64xx/Kconfig"
1030
1031 source "arch/arm/mach-s5p64x0/Kconfig"
1032
1033 source "arch/arm/mach-s5pc100/Kconfig"
1034
1035 source "arch/arm/mach-s5pv210/Kconfig"
1036
1037 source "arch/arm/mach-exynos/Kconfig"
1038
1039 source "arch/arm/mach-shmobile/Kconfig"
1040
1041 source "arch/arm/mach-sunxi/Kconfig"
1042
1043 source "arch/arm/mach-prima2/Kconfig"
1044
1045 source "arch/arm/mach-tegra/Kconfig"
1046
1047 source "arch/arm/mach-u300/Kconfig"
1048
1049 source "arch/arm/mach-ux500/Kconfig"
1050
1051 source "arch/arm/mach-versatile/Kconfig"
1052
1053 source "arch/arm/mach-vexpress/Kconfig"
1054 source "arch/arm/plat-versatile/Kconfig"
1055
1056 source "arch/arm/mach-virt/Kconfig"
1057
1058 source "arch/arm/mach-vt8500/Kconfig"
1059
1060 source "arch/arm/mach-w90x900/Kconfig"
1061
1062 source "arch/arm/mach-zynq/Kconfig"
1063
1064 # Definitions to make life easier
1065 config ARCH_ACORN
1066         bool
1067
1068 config PLAT_IOP
1069         bool
1070         select GENERIC_CLOCKEVENTS
1071
1072 config PLAT_ORION
1073         bool
1074         select CLKSRC_MMIO
1075         select COMMON_CLK
1076         select GENERIC_IRQ_CHIP
1077         select IRQ_DOMAIN
1078
1079 config PLAT_ORION_LEGACY
1080         bool
1081         select PLAT_ORION
1082
1083 config PLAT_PXA
1084         bool
1085
1086 config PLAT_VERSATILE
1087         bool
1088
1089 config ARM_TIMER_SP804
1090         bool
1091         select CLKSRC_MMIO
1092         select CLKSRC_OF if OF
1093
1094 source "arch/arm/firmware/Kconfig"
1095
1096 source arch/arm/mm/Kconfig
1097
1098 config ARM_NR_BANKS
1099         int
1100         default 16 if ARCH_EP93XX
1101         default 8
1102
1103 config IWMMXT
1104         bool "Enable iWMMXt support" if !CPU_PJ4
1105         depends on CPU_XSCALE || CPU_XSC3 || CPU_MOHAWK || CPU_PJ4
1106         default y if PXA27x || PXA3xx || ARCH_MMP || CPU_PJ4
1107         help
1108           Enable support for iWMMXt context switching at run time if
1109           running on a CPU that supports it.
1110
1111 config MULTI_IRQ_HANDLER
1112         bool
1113         help
1114           Allow each machine to specify it's own IRQ handler at run time.
1115
1116 if !MMU
1117 source "arch/arm/Kconfig-nommu"
1118 endif
1119
1120 config PJ4B_ERRATA_4742
1121         bool "PJ4B Errata 4742: IDLE Wake Up Commands can Cause the CPU Core to Cease Operation"
1122         depends on CPU_PJ4B && MACH_ARMADA_370
1123         default y
1124         help
1125           When coming out of either a Wait for Interrupt (WFI) or a Wait for
1126           Event (WFE) IDLE states, a specific timing sensitivity exists between
1127           the retiring WFI/WFE instructions and the newly issued subsequent
1128           instructions.  This sensitivity can result in a CPU hang scenario.
1129           Workaround:
1130           The software must insert either a Data Synchronization Barrier (DSB)
1131           or Data Memory Barrier (DMB) command immediately after the WFI/WFE
1132           instruction
1133
1134 config ARM_ERRATA_326103
1135         bool "ARM errata: FSR write bit incorrect on a SWP to read-only memory"
1136         depends on CPU_V6
1137         help
1138           Executing a SWP instruction to read-only memory does not set bit 11
1139           of the FSR on the ARM 1136 prior to r1p0. This causes the kernel to
1140           treat the access as a read, preventing a COW from occurring and
1141           causing the faulting task to livelock.
1142
1143 config ARM_ERRATA_411920
1144         bool "ARM errata: Invalidation of the Instruction Cache operation can fail"
1145         depends on CPU_V6 || CPU_V6K
1146         help
1147           Invalidation of the Instruction Cache operation can
1148           fail. This erratum is present in 1136 (before r1p4), 1156 and 1176.
1149           It does not affect the MPCore. This option enables the ARM Ltd.
1150           recommended workaround.
1151
1152 config ARM_ERRATA_430973
1153         bool "ARM errata: Stale prediction on replaced interworking branch"
1154         depends on CPU_V7
1155         help
1156           This option enables the workaround for the 430973 Cortex-A8
1157           (r1p0..r1p2) erratum. If a code sequence containing an ARM/Thumb
1158           interworking branch is replaced with another code sequence at the
1159           same virtual address, whether due to self-modifying code or virtual
1160           to physical address re-mapping, Cortex-A8 does not recover from the
1161           stale interworking branch prediction. This results in Cortex-A8
1162           executing the new code sequence in the incorrect ARM or Thumb state.
1163           The workaround enables the BTB/BTAC operations by setting ACTLR.IBE
1164           and also flushes the branch target cache at every context switch.
1165           Note that setting specific bits in the ACTLR register may not be
1166           available in non-secure mode.
1167
1168 config ARM_ERRATA_458693
1169         bool "ARM errata: Processor deadlock when a false hazard is created"
1170         depends on CPU_V7
1171         depends on !ARCH_MULTIPLATFORM
1172         help
1173           This option enables the workaround for the 458693 Cortex-A8 (r2p0)
1174           erratum. For very specific sequences of memory operations, it is
1175           possible for a hazard condition intended for a cache line to instead
1176           be incorrectly associated with a different cache line. This false
1177           hazard might then cause a processor deadlock. The workaround enables
1178           the L1 caching of the NEON accesses and disables the PLD instruction
1179           in the ACTLR register. Note that setting specific bits in the ACTLR
1180           register may not be available in non-secure mode.
1181
1182 config ARM_ERRATA_460075
1183         bool "ARM errata: Data written to the L2 cache can be overwritten with stale data"
1184         depends on CPU_V7
1185         depends on !ARCH_MULTIPLATFORM
1186         help
1187           This option enables the workaround for the 460075 Cortex-A8 (r2p0)
1188           erratum. Any asynchronous access to the L2 cache may encounter a
1189           situation in which recent store transactions to the L2 cache are lost
1190           and overwritten with stale memory contents from external memory. The
1191           workaround disables the write-allocate mode for the L2 cache via the
1192           ACTLR register. Note that setting specific bits in the ACTLR register
1193           may not be available in non-secure mode.
1194
1195 config ARM_ERRATA_742230
1196         bool "ARM errata: DMB operation may be faulty"
1197         depends on CPU_V7 && SMP
1198         depends on !ARCH_MULTIPLATFORM
1199         help
1200           This option enables the workaround for the 742230 Cortex-A9
1201           (r1p0..r2p2) erratum. Under rare circumstances, a DMB instruction
1202           between two write operations may not ensure the correct visibility
1203           ordering of the two writes. This workaround sets a specific bit in
1204           the diagnostic register of the Cortex-A9 which causes the DMB
1205           instruction to behave as a DSB, ensuring the correct behaviour of
1206           the two writes.
1207
1208 config ARM_ERRATA_742231
1209         bool "ARM errata: Incorrect hazard handling in the SCU may lead to data corruption"
1210         depends on CPU_V7 && SMP
1211         depends on !ARCH_MULTIPLATFORM
1212         help
1213           This option enables the workaround for the 742231 Cortex-A9
1214           (r2p0..r2p2) erratum. Under certain conditions, specific to the
1215           Cortex-A9 MPCore micro-architecture, two CPUs working in SMP mode,
1216           accessing some data located in the same cache line, may get corrupted
1217           data due to bad handling of the address hazard when the line gets
1218           replaced from one of the CPUs at the same time as another CPU is
1219           accessing it. This workaround sets specific bits in the diagnostic
1220           register of the Cortex-A9 which reduces the linefill issuing
1221           capabilities of the processor.
1222
1223 config PL310_ERRATA_588369
1224         bool "PL310 errata: Clean & Invalidate maintenance operations do not invalidate clean lines"
1225         depends on CACHE_L2X0
1226         help
1227            The PL310 L2 cache controller implements three types of Clean &
1228            Invalidate maintenance operations: by Physical Address
1229            (offset 0x7F0), by Index/Way (0x7F8) and by Way (0x7FC).
1230            They are architecturally defined to behave as the execution of a
1231            clean operation followed immediately by an invalidate operation,
1232            both performing to the same memory location. This functionality
1233            is not correctly implemented in PL310 as clean lines are not
1234            invalidated as a result of these operations.
1235
1236 config ARM_ERRATA_643719
1237         bool "ARM errata: LoUIS bit field in CLIDR register is incorrect"
1238         depends on CPU_V7 && SMP
1239         help
1240           This option enables the workaround for the 643719 Cortex-A9 (prior to
1241           r1p0) erratum. On affected cores the LoUIS bit field of the CLIDR
1242           register returns zero when it should return one. The workaround
1243           corrects this value, ensuring cache maintenance operations which use
1244           it behave as intended and avoiding data corruption.
1245
1246 config ARM_ERRATA_720789
1247         bool "ARM errata: TLBIASIDIS and TLBIMVAIS operations can broadcast a faulty ASID"
1248         depends on CPU_V7
1249         help
1250           This option enables the workaround for the 720789 Cortex-A9 (prior to
1251           r2p0) erratum. A faulty ASID can be sent to the other CPUs for the
1252           broadcasted CP15 TLB maintenance operations TLBIASIDIS and TLBIMVAIS.
1253           As a consequence of this erratum, some TLB entries which should be
1254           invalidated are not, resulting in an incoherency in the system page
1255           tables. The workaround changes the TLB flushing routines to invalidate
1256           entries regardless of the ASID.
1257
1258 config PL310_ERRATA_727915
1259         bool "PL310 errata: Background Clean & Invalidate by Way operation can cause data corruption"
1260         depends on CACHE_L2X0
1261         help
1262           PL310 implements the Clean & Invalidate by Way L2 cache maintenance
1263           operation (offset 0x7FC). This operation runs in background so that
1264           PL310 can handle normal accesses while it is in progress. Under very
1265           rare circumstances, due to this erratum, write data can be lost when
1266           PL310 treats a cacheable write transaction during a Clean &
1267           Invalidate by Way operation.
1268
1269 config ARM_ERRATA_743622
1270         bool "ARM errata: Faulty hazard checking in the Store Buffer may lead to data corruption"
1271         depends on CPU_V7
1272         depends on !ARCH_MULTIPLATFORM
1273         help
1274           This option enables the workaround for the 743622 Cortex-A9
1275           (r2p*) erratum. Under very rare conditions, a faulty
1276           optimisation in the Cortex-A9 Store Buffer may lead to data
1277           corruption. This workaround sets a specific bit in the diagnostic
1278           register of the Cortex-A9 which disables the Store Buffer
1279           optimisation, preventing the defect from occurring. This has no
1280           visible impact on the overall performance or power consumption of the
1281           processor.
1282
1283 config ARM_ERRATA_751472
1284         bool "ARM errata: Interrupted ICIALLUIS may prevent completion of broadcasted operation"
1285         depends on CPU_V7
1286         depends on !ARCH_MULTIPLATFORM
1287         help
1288           This option enables the workaround for the 751472 Cortex-A9 (prior
1289           to r3p0) erratum. An interrupted ICIALLUIS operation may prevent the
1290           completion of a following broadcasted operation if the second
1291           operation is received by a CPU before the ICIALLUIS has completed,
1292           potentially leading to corrupted entries in the cache or TLB.
1293
1294 config PL310_ERRATA_753970
1295         bool "PL310 errata: cache sync operation may be faulty"
1296         depends on CACHE_PL310
1297         help
1298           This option enables the workaround for the 753970 PL310 (r3p0) erratum.
1299
1300           Under some condition the effect of cache sync operation on
1301           the store buffer still remains when the operation completes.
1302           This means that the store buffer is always asked to drain and
1303           this prevents it from merging any further writes. The workaround
1304           is to replace the normal offset of cache sync operation (0x730)
1305           by another offset targeting an unmapped PL310 register 0x740.
1306           This has the same effect as the cache sync operation: store buffer
1307           drain and waiting for all buffers empty.
1308
1309 config ARM_ERRATA_754322
1310         bool "ARM errata: possible faulty MMU translations following an ASID switch"
1311         depends on CPU_V7
1312         help
1313           This option enables the workaround for the 754322 Cortex-A9 (r2p*,
1314           r3p*) erratum. A speculative memory access may cause a page table walk
1315           which starts prior to an ASID switch but completes afterwards. This
1316           can populate the micro-TLB with a stale entry which may be hit with
1317           the new ASID. This workaround places two dsb instructions in the mm
1318           switching code so that no page table walks can cross the ASID switch.
1319
1320 config ARM_ERRATA_754327
1321         bool "ARM errata: no automatic Store Buffer drain"
1322         depends on CPU_V7 && SMP
1323         help
1324           This option enables the workaround for the 754327 Cortex-A9 (prior to
1325           r2p0) erratum. The Store Buffer does not have any automatic draining
1326           mechanism and therefore a livelock may occur if an external agent
1327           continuously polls a memory location waiting to observe an update.
1328           This workaround defines cpu_relax() as smp_mb(), preventing correctly
1329           written polling loops from denying visibility of updates to memory.
1330
1331 config ARM_ERRATA_364296
1332         bool "ARM errata: Possible cache data corruption with hit-under-miss enabled"
1333         depends on CPU_V6
1334         help
1335           This options enables the workaround for the 364296 ARM1136
1336           r0p2 erratum (possible cache data corruption with
1337           hit-under-miss enabled). It sets the undocumented bit 31 in
1338           the auxiliary control register and the FI bit in the control
1339           register, thus disabling hit-under-miss without putting the
1340           processor into full low interrupt latency mode. ARM11MPCore
1341           is not affected.
1342
1343 config ARM_ERRATA_764369
1344         bool "ARM errata: Data cache line maintenance operation by MVA may not succeed"
1345         depends on CPU_V7 && SMP
1346         help
1347           This option enables the workaround for erratum 764369
1348           affecting Cortex-A9 MPCore with two or more processors (all
1349           current revisions). Under certain timing circumstances, a data
1350           cache line maintenance operation by MVA targeting an Inner
1351           Shareable memory region may fail to proceed up to either the
1352           Point of Coherency or to the Point of Unification of the
1353           system. This workaround adds a DSB instruction before the
1354           relevant cache maintenance functions and sets a specific bit
1355           in the diagnostic control register of the SCU.
1356
1357 config PL310_ERRATA_769419
1358         bool "PL310 errata: no automatic Store Buffer drain"
1359         depends on CACHE_L2X0
1360         help
1361           On revisions of the PL310 prior to r3p2, the Store Buffer does
1362           not automatically drain. This can cause normal, non-cacheable
1363           writes to be retained when the memory system is idle, leading
1364           to suboptimal I/O performance for drivers using coherent DMA.
1365           This option adds a write barrier to the cpu_idle loop so that,
1366           on systems with an outer cache, the store buffer is drained
1367           explicitly.
1368
1369 config ARM_ERRATA_775420
1370        bool "ARM errata: A data cache maintenance operation which aborts, might lead to deadlock"
1371        depends on CPU_V7
1372        help
1373          This option enables the workaround for the 775420 Cortex-A9 (r2p2,
1374          r2p6,r2p8,r2p10,r3p0) erratum. In case a date cache maintenance
1375          operation aborts with MMU exception, it might cause the processor
1376          to deadlock. This workaround puts DSB before executing ISB if
1377          an abort may occur on cache maintenance.
1378
1379 config ARM_ERRATA_798181
1380         bool "ARM errata: TLBI/DSB failure on Cortex-A15"
1381         depends on CPU_V7 && SMP
1382         help
1383           On Cortex-A15 (r0p0..r3p2) the TLBI*IS/DSB operations are not
1384           adequately shooting down all use of the old entries. This
1385           option enables the Linux kernel workaround for this erratum
1386           which sends an IPI to the CPUs that are running the same ASID
1387           as the one being invalidated.
1388
1389 config ARM_ERRATA_773022
1390         bool "ARM errata: incorrect instructions may be executed from loop buffer"
1391         depends on CPU_V7
1392         help
1393           This option enables the workaround for the 773022 Cortex-A15
1394           (up to r0p4) erratum. In certain rare sequences of code, the
1395           loop buffer may deliver incorrect instructions. This
1396           workaround disables the loop buffer to avoid the erratum.
1397
1398 endmenu
1399
1400 source "arch/arm/common/Kconfig"
1401
1402 menu "Bus support"
1403
1404 config ARM_AMBA
1405         bool
1406
1407 config ISA
1408         bool
1409         help
1410           Find out whether you have ISA slots on your motherboard.  ISA is the
1411           name of a bus system, i.e. the way the CPU talks to the other stuff
1412           inside your box.  Other bus systems are PCI, EISA, MicroChannel
1413           (MCA) or VESA.  ISA is an older system, now being displaced by PCI;
1414           newer boards don't support it.  If you have ISA, say Y, otherwise N.
1415
1416 # Select ISA DMA controller support
1417 config ISA_DMA
1418         bool
1419         select ISA_DMA_API
1420
1421 # Select ISA DMA interface
1422 config ISA_DMA_API
1423         bool
1424
1425 config PCI
1426         bool "PCI support" if MIGHT_HAVE_PCI
1427         help
1428           Find out whether you have a PCI motherboard. PCI is the name of a
1429           bus system, i.e. the way the CPU talks to the other stuff inside
1430           your box. Other bus systems are ISA, EISA, MicroChannel (MCA) or
1431           VESA. If you have PCI, say Y, otherwise N.
1432
1433 config PCI_DOMAINS
1434         bool
1435         depends on PCI
1436
1437 config PCI_NANOENGINE
1438         bool "BSE nanoEngine PCI support"
1439         depends on SA1100_NANOENGINE
1440         help
1441           Enable PCI on the BSE nanoEngine board.
1442
1443 config PCI_SYSCALL
1444         def_bool PCI
1445
1446 config PCI_HOST_ITE8152
1447         bool
1448         depends on PCI && MACH_ARMCORE
1449         default y
1450         select DMABOUNCE
1451
1452 source "drivers/pci/Kconfig"
1453 source "drivers/pci/pcie/Kconfig"
1454
1455 source "drivers/pcmcia/Kconfig"
1456
1457 endmenu
1458
1459 menu "Kernel Features"
1460
1461 config HAVE_SMP
1462         bool
1463         help
1464           This option should be selected by machines which have an SMP-
1465           capable CPU.
1466
1467           The only effect of this option is to make the SMP-related
1468           options available to the user for configuration.
1469
1470 config SMP
1471         bool "Symmetric Multi-Processing"
1472         depends on CPU_V6K || CPU_V7
1473         depends on GENERIC_CLOCKEVENTS
1474         depends on HAVE_SMP
1475         depends on MMU || ARM_MPU
1476         help
1477           This enables support for systems with more than one CPU. If you have
1478           a system with only one CPU, say N. If you have a system with more
1479           than one CPU, say Y.
1480
1481           If you say N here, the kernel will run on uni- and multiprocessor
1482           machines, but will use only one CPU of a multiprocessor machine. If
1483           you say Y here, the kernel will run on many, but not all,
1484           uniprocessor machines. On a uniprocessor machine, the kernel
1485           will run faster if you say N here.
1486
1487           See also <file:Documentation/x86/i386/IO-APIC.txt>,
1488           <file:Documentation/nmi_watchdog.txt> and the SMP-HOWTO available at
1489           <http://tldp.org/HOWTO/SMP-HOWTO.html>.
1490
1491           If you don't know what to do here, say N.
1492
1493 config SMP_ON_UP
1494         bool "Allow booting SMP kernel on uniprocessor systems (EXPERIMENTAL)"
1495         depends on SMP && !XIP_KERNEL && MMU
1496         default y
1497         help
1498           SMP kernels contain instructions which fail on non-SMP processors.
1499           Enabling this option allows the kernel to modify itself to make
1500           these instructions safe.  Disabling it allows about 1K of space
1501           savings.
1502
1503           If you don't know what to do here, say Y.
1504
1505 config ARM_CPU_TOPOLOGY
1506         bool "Support cpu topology definition"
1507         depends on SMP && CPU_V7
1508         default y
1509         help
1510           Support ARM cpu topology definition. The MPIDR register defines
1511           affinity between processors which is then used to describe the cpu
1512           topology of an ARM System.
1513
1514 config SCHED_MC
1515         bool "Multi-core scheduler support"
1516         depends on ARM_CPU_TOPOLOGY
1517         help
1518           Multi-core scheduler support improves the CPU scheduler's decision
1519           making when dealing with multi-core CPU chips at a cost of slightly
1520           increased overhead in some places. If unsure say N here.
1521
1522 config SCHED_SMT
1523         bool "SMT scheduler support"
1524         depends on ARM_CPU_TOPOLOGY
1525         help
1526           Improves the CPU scheduler's decision making when dealing with
1527           MultiThreading at a cost of slightly increased overhead in some
1528           places. If unsure say N here.
1529
1530 config HAVE_ARM_SCU
1531         bool
1532         help
1533           This option enables support for the ARM system coherency unit
1534
1535 config HAVE_ARM_ARCH_TIMER
1536         bool "Architected timer support"
1537         depends on CPU_V7
1538         select ARM_ARCH_TIMER
1539         select GENERIC_CLOCKEVENTS
1540         help
1541           This option enables support for the ARM architected timer
1542
1543 config HAVE_ARM_TWD
1544         bool
1545         depends on SMP
1546         select CLKSRC_OF if OF
1547         help
1548           This options enables support for the ARM timer and watchdog unit
1549
1550 config MCPM
1551         bool "Multi-Cluster Power Management"
1552         depends on CPU_V7 && SMP
1553         help
1554           This option provides the common power management infrastructure
1555           for (multi-)cluster based systems, such as big.LITTLE based
1556           systems.
1557
1558 config BIG_LITTLE
1559         bool "big.LITTLE support (Experimental)"
1560         depends on CPU_V7 && SMP
1561         select MCPM
1562         help
1563           This option enables support selections for the big.LITTLE
1564           system architecture.
1565
1566 config BL_SWITCHER
1567         bool "big.LITTLE switcher support"
1568         depends on BIG_LITTLE && MCPM && HOTPLUG_CPU
1569         select CPU_PM
1570         select ARM_CPU_SUSPEND
1571         help
1572           The big.LITTLE "switcher" provides the core functionality to
1573           transparently handle transition between a cluster of A15's
1574           and a cluster of A7's in a big.LITTLE system.
1575
1576 config BL_SWITCHER_DUMMY_IF
1577         tristate "Simple big.LITTLE switcher user interface"
1578         depends on BL_SWITCHER && DEBUG_KERNEL
1579         help
1580           This is a simple and dummy char dev interface to control
1581           the big.LITTLE switcher core code.  It is meant for
1582           debugging purposes only.
1583
1584 choice
1585         prompt "Memory split"
1586         depends on MMU
1587         default VMSPLIT_3G
1588         help
1589           Select the desired split between kernel and user memory.
1590
1591           If you are not absolutely sure what you are doing, leave this
1592           option alone!
1593
1594         config VMSPLIT_3G
1595                 bool "3G/1G user/kernel split"
1596         config VMSPLIT_2G
1597                 bool "2G/2G user/kernel split"
1598         config VMSPLIT_1G
1599                 bool "1G/3G user/kernel split"
1600 endchoice
1601
1602 config PAGE_OFFSET
1603         hex
1604         default PHYS_OFFSET if !MMU
1605         default 0x40000000 if VMSPLIT_1G
1606         default 0x80000000 if VMSPLIT_2G
1607         default 0xC0000000
1608
1609 config NR_CPUS
1610         int "Maximum number of CPUs (2-32)"
1611         range 2 32
1612         depends on SMP
1613         default "4"
1614
1615 config HOTPLUG_CPU
1616         bool "Support for hot-pluggable CPUs"
1617         depends on SMP
1618         help
1619           Say Y here to experiment with turning CPUs off and on.  CPUs
1620           can be controlled through /sys/devices/system/cpu.
1621
1622 config ARM_PSCI
1623         bool "Support for the ARM Power State Coordination Interface (PSCI)"
1624         depends on CPU_V7
1625         help
1626           Say Y here if you want Linux to communicate with system firmware
1627           implementing the PSCI specification for CPU-centric power
1628           management operations described in ARM document number ARM DEN
1629           0022A ("Power State Coordination Interface System Software on
1630           ARM processors").
1631
1632 # The GPIO number here must be sorted by descending number. In case of
1633 # a multiplatform kernel, we just want the highest value required by the
1634 # selected platforms.
1635 config ARCH_NR_GPIO
1636         int
1637         default 1024 if ARCH_SHMOBILE || ARCH_TEGRA
1638         default 512 if ARCH_EXYNOS || ARCH_KEYSTONE || SOC_OMAP5 || SOC_DRA7XX || ARCH_S3C24XX || ARCH_S3C64XX
1639         default 392 if ARCH_U8500
1640         default 352 if ARCH_VT8500
1641         default 288 if ARCH_SUNXI
1642         default 264 if MACH_H4700
1643         default 0
1644         help
1645           Maximum number of GPIOs in the system.
1646
1647           If unsure, leave the default value.
1648
1649 source kernel/Kconfig.preempt
1650
1651 config HZ_FIXED
1652         int
1653         default 200 if ARCH_EBSA110 || ARCH_S3C24XX || ARCH_S5P64X0 || \
1654                 ARCH_S5PV210 || ARCH_EXYNOS4
1655         default AT91_TIMER_HZ if ARCH_AT91
1656         default SHMOBILE_TIMER_HZ if ARCH_SHMOBILE_LEGACY
1657         default 0
1658
1659 choice
1660         depends on HZ_FIXED = 0
1661         prompt "Timer frequency"
1662
1663 config HZ_100
1664         bool "100 Hz"
1665
1666 config HZ_200
1667         bool "200 Hz"
1668
1669 config HZ_250
1670         bool "250 Hz"
1671
1672 config HZ_300
1673         bool "300 Hz"
1674
1675 config HZ_500
1676         bool "500 Hz"
1677
1678 config HZ_1000
1679         bool "1000 Hz"
1680
1681 endchoice
1682
1683 config HZ
1684         int
1685         default HZ_FIXED if HZ_FIXED != 0
1686         default 100 if HZ_100
1687         default 200 if HZ_200
1688         default 250 if HZ_250
1689         default 300 if HZ_300
1690         default 500 if HZ_500
1691         default 1000
1692
1693 config SCHED_HRTICK
1694         def_bool HIGH_RES_TIMERS
1695
1696 config THUMB2_KERNEL
1697         bool "Compile the kernel in Thumb-2 mode" if !CPU_THUMBONLY
1698         depends on (CPU_V7 || CPU_V7M) && !CPU_V6 && !CPU_V6K
1699         default y if CPU_THUMBONLY
1700         select AEABI
1701         select ARM_ASM_UNIFIED
1702         select ARM_UNWIND
1703         help
1704           By enabling this option, the kernel will be compiled in
1705           Thumb-2 mode. A compiler/assembler that understand the unified
1706           ARM-Thumb syntax is needed.
1707
1708           If unsure, say N.
1709
1710 config THUMB2_AVOID_R_ARM_THM_JUMP11
1711         bool "Work around buggy Thumb-2 short branch relocations in gas"
1712         depends on THUMB2_KERNEL && MODULES
1713         default y
1714         help
1715           Various binutils versions can resolve Thumb-2 branches to
1716           locally-defined, preemptible global symbols as short-range "b.n"
1717           branch instructions.
1718
1719           This is a problem, because there's no guarantee the final
1720           destination of the symbol, or any candidate locations for a
1721           trampoline, are within range of the branch.  For this reason, the
1722           kernel does not support fixing up the R_ARM_THM_JUMP11 (102)
1723           relocation in modules at all, and it makes little sense to add
1724           support.
1725
1726           The symptom is that the kernel fails with an "unsupported
1727           relocation" error when loading some modules.
1728
1729           Until fixed tools are available, passing
1730           -fno-optimize-sibling-calls to gcc should prevent gcc generating
1731           code which hits this problem, at the cost of a bit of extra runtime
1732           stack usage in some cases.
1733
1734           The problem is described in more detail at:
1735               https://bugs.launchpad.net/binutils-linaro/+bug/725126
1736
1737           Only Thumb-2 kernels are affected.
1738
1739           Unless you are sure your tools don't have this problem, say Y.
1740
1741 config ARM_ASM_UNIFIED
1742         bool
1743
1744 config AEABI
1745         bool "Use the ARM EABI to compile the kernel"
1746         help
1747           This option allows for the kernel to be compiled using the latest
1748           ARM ABI (aka EABI).  This is only useful if you are using a user
1749           space environment that is also compiled with EABI.
1750
1751           Since there are major incompatibilities between the legacy ABI and
1752           EABI, especially with regard to structure member alignment, this
1753           option also changes the kernel syscall calling convention to
1754           disambiguate both ABIs and allow for backward compatibility support
1755           (selected with CONFIG_OABI_COMPAT).
1756
1757           To use this you need GCC version 4.0.0 or later.
1758
1759 config OABI_COMPAT
1760         bool "Allow old ABI binaries to run with this kernel (EXPERIMENTAL)"
1761         depends on AEABI && !THUMB2_KERNEL
1762         help
1763           This option preserves the old syscall interface along with the
1764           new (ARM EABI) one. It also provides a compatibility layer to
1765           intercept syscalls that have structure arguments which layout
1766           in memory differs between the legacy ABI and the new ARM EABI
1767           (only for non "thumb" binaries). This option adds a tiny
1768           overhead to all syscalls and produces a slightly larger kernel.
1769
1770           The seccomp filter system will not be available when this is
1771           selected, since there is no way yet to sensibly distinguish
1772           between calling conventions during filtering.
1773
1774           If you know you'll be using only pure EABI user space then you
1775           can say N here. If this option is not selected and you attempt
1776           to execute a legacy ABI binary then the result will be
1777           UNPREDICTABLE (in fact it can be predicted that it won't work
1778           at all). If in doubt say N.
1779
1780 config ARCH_HAS_HOLES_MEMORYMODEL
1781         bool
1782
1783 config ARCH_SPARSEMEM_ENABLE
1784         bool
1785
1786 config ARCH_SPARSEMEM_DEFAULT
1787         def_bool ARCH_SPARSEMEM_ENABLE
1788
1789 config ARCH_SELECT_MEMORY_MODEL
1790         def_bool ARCH_SPARSEMEM_ENABLE
1791
1792 config HAVE_ARCH_PFN_VALID
1793         def_bool ARCH_HAS_HOLES_MEMORYMODEL || !SPARSEMEM
1794
1795 config HIGHMEM
1796         bool "High Memory Support"
1797         depends on MMU
1798         help
1799           The address space of ARM processors is only 4 Gigabytes large
1800           and it has to accommodate user address space, kernel address
1801           space as well as some memory mapped IO. That means that, if you
1802           have a large amount of physical memory and/or IO, not all of the
1803           memory can be "permanently mapped" by the kernel. The physical
1804           memory that is not permanently mapped is called "high memory".
1805
1806           Depending on the selected kernel/user memory split, minimum
1807           vmalloc space and actual amount of RAM, you may not need this
1808           option which should result in a slightly faster kernel.
1809
1810           If unsure, say n.
1811
1812 config HIGHPTE
1813         bool "Allocate 2nd-level pagetables from highmem"
1814         depends on HIGHMEM
1815
1816 config HW_PERF_EVENTS
1817         bool "Enable hardware performance counter support for perf events"
1818         depends on PERF_EVENTS
1819         default y
1820         help
1821           Enable hardware performance counter support for perf events. If
1822           disabled, perf events will use software events only.
1823
1824 config SYS_SUPPORTS_HUGETLBFS
1825        def_bool y
1826        depends on ARM_LPAE
1827
1828 config HAVE_ARCH_TRANSPARENT_HUGEPAGE
1829        def_bool y
1830        depends on ARM_LPAE
1831
1832 config ARCH_WANT_GENERAL_HUGETLB
1833         def_bool y
1834
1835 source "mm/Kconfig"
1836
1837 config FORCE_MAX_ZONEORDER
1838         int "Maximum zone order" if ARCH_SHMOBILE_LEGACY
1839         range 11 64 if ARCH_SHMOBILE_LEGACY
1840         default "12" if SOC_AM33XX
1841         default "9" if SA1111 || ARCH_EFM32
1842         default "11"
1843         help
1844           The kernel memory allocator divides physically contiguous memory
1845           blocks into "zones", where each zone is a power of two number of
1846           pages.  This option selects the largest power of two that the kernel
1847           keeps in the memory allocator.  If you need to allocate very large
1848           blocks of physically contiguous memory, then you may need to
1849           increase this value.
1850
1851           This config option is actually maximum order plus one. For example,
1852           a value of 11 means that the largest free memory block is 2^10 pages.
1853
1854 config ALIGNMENT_TRAP
1855         bool
1856         depends on CPU_CP15_MMU
1857         default y if !ARCH_EBSA110
1858         select HAVE_PROC_CPU if PROC_FS
1859         help
1860           ARM processors cannot fetch/store information which is not
1861           naturally aligned on the bus, i.e., a 4 byte fetch must start at an
1862           address divisible by 4. On 32-bit ARM processors, these non-aligned
1863           fetch/store instructions will be emulated in software if you say
1864           here, which has a severe performance impact. This is necessary for
1865           correct operation of some network protocols. With an IP-only
1866           configuration it is safe to say N, otherwise say Y.
1867
1868 config UACCESS_WITH_MEMCPY
1869         bool "Use kernel mem{cpy,set}() for {copy_to,clear}_user()"
1870         depends on MMU
1871         default y if CPU_FEROCEON
1872         help
1873           Implement faster copy_to_user and clear_user methods for CPU
1874           cores where a 8-word STM instruction give significantly higher
1875           memory write throughput than a sequence of individual 32bit stores.
1876
1877           A possible side effect is a slight increase in scheduling latency
1878           between threads sharing the same address space if they invoke
1879           such copy operations with large buffers.
1880
1881           However, if the CPU data cache is using a write-allocate mode,
1882           this option is unlikely to provide any performance gain.
1883
1884 config SECCOMP
1885         bool
1886         prompt "Enable seccomp to safely compute untrusted bytecode"
1887         ---help---
1888           This kernel feature is useful for number crunching applications
1889           that may need to compute untrusted bytecode during their
1890           execution. By using pipes or other transports made available to
1891           the process as file descriptors supporting the read/write
1892           syscalls, it's possible to isolate those applications in
1893           their own address space using seccomp. Once seccomp is
1894           enabled via prctl(PR_SET_SECCOMP), it cannot be disabled
1895           and the task is only allowed to execute a few safe syscalls
1896           defined by each seccomp mode.
1897
1898 config SWIOTLB
1899         def_bool y
1900
1901 config IOMMU_HELPER
1902         def_bool SWIOTLB
1903
1904 config XEN_DOM0
1905         def_bool y
1906         depends on XEN
1907
1908 config XEN
1909         bool "Xen guest support on ARM (EXPERIMENTAL)"
1910         depends on ARM && AEABI && OF
1911         depends on CPU_V7 && !CPU_V6
1912         depends on !GENERIC_ATOMIC64
1913         depends on MMU
1914         select ARM_PSCI
1915         select SWIOTLB_XEN
1916         select ARCH_DMA_ADDR_T_64BIT
1917         help
1918           Say Y if you want to run Linux in a Virtual Machine on Xen on ARM.
1919
1920 endmenu
1921
1922 menu "Boot options"
1923
1924 config USE_OF
1925         bool "Flattened Device Tree support"
1926         select IRQ_DOMAIN
1927         select OF
1928         select OF_EARLY_FLATTREE
1929         help
1930           Include support for flattened device tree machine descriptions.
1931
1932 config ATAGS
1933         bool "Support for the traditional ATAGS boot data passing" if USE_OF
1934         default y
1935         help
1936           This is the traditional way of passing data to the kernel at boot
1937           time. If you are solely relying on the flattened device tree (or
1938           the ARM_ATAG_DTB_COMPAT option) then you may unselect this option
1939           to remove ATAGS support from your kernel binary.  If unsure,
1940           leave this to y.
1941
1942 config DEPRECATED_PARAM_STRUCT
1943         bool "Provide old way to pass kernel parameters"
1944         depends on ATAGS
1945         help
1946           This was deprecated in 2001 and announced to live on for 5 years.
1947           Some old boot loaders still use this way.
1948
1949 # Compressed boot loader in ROM.  Yes, we really want to ask about
1950 # TEXT and BSS so we preserve their values in the config files.
1951 config ZBOOT_ROM_TEXT
1952         hex "Compressed ROM boot loader base address"
1953         default "0"
1954         help
1955           The physical address at which the ROM-able zImage is to be
1956           placed in the target.  Platforms which normally make use of
1957           ROM-able zImage formats normally set this to a suitable
1958           value in their defconfig file.
1959
1960           If ZBOOT_ROM is not enabled, this has no effect.
1961
1962 config ZBOOT_ROM_BSS
1963         hex "Compressed ROM boot loader BSS address"
1964         default "0"
1965         help
1966           The base address of an area of read/write memory in the target
1967           for the ROM-able zImage which must be available while the
1968           decompressor is running. It must be large enough to hold the
1969           entire decompressed kernel plus an additional 128 KiB.
1970           Platforms which normally make use of ROM-able zImage formats
1971           normally set this to a suitable value in their defconfig file.
1972
1973           If ZBOOT_ROM is not enabled, this has no effect.
1974
1975 config ZBOOT_ROM
1976         bool "Compressed boot loader in ROM/flash"
1977         depends on ZBOOT_ROM_TEXT != ZBOOT_ROM_BSS
1978         depends on !ARM_APPENDED_DTB && !XIP_KERNEL && !AUTO_ZRELADDR
1979         help
1980           Say Y here if you intend to execute your compressed kernel image
1981           (zImage) directly from ROM or flash.  If unsure, say N.
1982
1983 choice
1984         prompt "Include SD/MMC loader in zImage (EXPERIMENTAL)"
1985         depends on ZBOOT_ROM && ARCH_SH7372
1986         default ZBOOT_ROM_NONE
1987         help
1988           Include experimental SD/MMC loading code in the ROM-able zImage.
1989           With this enabled it is possible to write the ROM-able zImage
1990           kernel image to an MMC or SD card and boot the kernel straight
1991           from the reset vector. At reset the processor Mask ROM will load
1992           the first part of the ROM-able zImage which in turn loads the
1993           rest the kernel image to RAM.
1994
1995 config ZBOOT_ROM_NONE
1996         bool "No SD/MMC loader in zImage (EXPERIMENTAL)"
1997         help
1998           Do not load image from SD or MMC
1999
2000 config ZBOOT_ROM_MMCIF
2001         bool "Include MMCIF loader in zImage (EXPERIMENTAL)"
2002         help
2003           Load image from MMCIF hardware block.
2004
2005 config ZBOOT_ROM_SH_MOBILE_SDHI
2006         bool "Include SuperH Mobile SDHI loader in zImage (EXPERIMENTAL)"
2007         help
2008           Load image from SDHI hardware block
2009
2010 endchoice
2011
2012 config ARM_APPENDED_DTB
2013         bool "Use appended device tree blob to zImage (EXPERIMENTAL)"
2014         depends on OF
2015         help
2016           With this option, the boot code will look for a device tree binary
2017           (DTB) appended to zImage
2018           (e.g. cat zImage <filename>.dtb > zImage_w_dtb).
2019
2020           This is meant as a backward compatibility convenience for those
2021           systems with a bootloader that can't be upgraded to accommodate
2022           the documented boot protocol using a device tree.
2023
2024           Beware that there is very little in terms of protection against
2025           this option being confused by leftover garbage in memory that might
2026           look like a DTB header after a reboot if no actual DTB is appended
2027           to zImage.  Do not leave this option active in a production kernel
2028           if you don't intend to always append a DTB.  Proper passing of the
2029           location into r2 of a bootloader provided DTB is always preferable
2030           to this option.
2031
2032 config ARM_ATAG_DTB_COMPAT
2033         bool "Supplement the appended DTB with traditional ATAG information"
2034         depends on ARM_APPENDED_DTB
2035         help
2036           Some old bootloaders can't be updated to a DTB capable one, yet
2037           they provide ATAGs with memory configuration, the ramdisk address,
2038           the kernel cmdline string, etc.  Such information is dynamically
2039           provided by the bootloader and can't always be stored in a static
2040           DTB.  To allow a device tree enabled kernel to be used with such
2041           bootloaders, this option allows zImage to extract the information
2042           from the ATAG list and store it at run time into the appended DTB.
2043
2044 choice
2045         prompt "Kernel command line type" if ARM_ATAG_DTB_COMPAT
2046         default ARM_ATAG_DTB_COMPAT_CMDLINE_FROM_BOOTLOADER
2047
2048 config ARM_ATAG_DTB_COMPAT_CMDLINE_FROM_BOOTLOADER
2049         bool "Use bootloader kernel arguments if available"
2050         help
2051           Uses the command-line options passed by the boot loader instead of
2052           the device tree bootargs property. If the boot loader doesn't provide
2053           any, the device tree bootargs property will be used.
2054
2055 config ARM_ATAG_DTB_COMPAT_CMDLINE_EXTEND
2056         bool "Extend with bootloader kernel arguments"
2057         help
2058           The command-line arguments provided by the boot loader will be
2059           appended to the the device tree bootargs property.
2060
2061 endchoice
2062
2063 config CMDLINE
2064         string "Default kernel command string"
2065         default ""
2066         help
2067           On some architectures (EBSA110 and CATS), there is currently no way
2068           for the boot loader to pass arguments to the kernel. For these
2069           architectures, you should supply some command-line options at build
2070           time by entering them here. As a minimum, you should specify the
2071           memory size and the root device (e.g., mem=64M root=/dev/nfs).
2072
2073 choice
2074         prompt "Kernel command line type" if CMDLINE != ""
2075         default CMDLINE_FROM_BOOTLOADER
2076         depends on ATAGS
2077
2078 config CMDLINE_FROM_BOOTLOADER
2079         bool "Use bootloader kernel arguments if available"
2080         help
2081           Uses the command-line options passed by the boot loader. If
2082           the boot loader doesn't provide any, the default kernel command
2083           string provided in CMDLINE will be used.
2084
2085 config CMDLINE_EXTEND
2086         bool "Extend bootloader kernel arguments"
2087         help
2088           The command-line arguments provided by the boot loader will be
2089           appended to the default kernel command string.
2090
2091 config CMDLINE_FORCE
2092         bool "Always use the default kernel command string"
2093         help
2094           Always use the default kernel command string, even if the boot
2095           loader passes other arguments to the kernel.
2096           This is useful if you cannot or don't want to change the
2097           command-line options your boot loader passes to the kernel.
2098 endchoice
2099
2100 config XIP_KERNEL
2101         bool "Kernel Execute-In-Place from ROM"
2102         depends on !ARM_LPAE && !ARCH_MULTIPLATFORM
2103         help
2104           Execute-In-Place allows the kernel to run from non-volatile storage
2105           directly addressable by the CPU, such as NOR flash. This saves RAM
2106           space since the text section of the kernel is not loaded from flash
2107           to RAM.  Read-write sections, such as the data section and stack,
2108           are still copied to RAM.  The XIP kernel is not compressed since
2109           it has to run directly from flash, so it will take more space to
2110           store it.  The flash address used to link the kernel object files,
2111           and for storing it, is configuration dependent. Therefore, if you
2112           say Y here, you must know the proper physical address where to
2113           store the kernel image depending on your own flash memory usage.
2114
2115           Also note that the make target becomes "make xipImage" rather than
2116           "make zImage" or "make Image".  The final kernel binary to put in
2117           ROM memory will be arch/arm/boot/xipImage.
2118
2119           If unsure, say N.
2120
2121 config XIP_PHYS_ADDR
2122         hex "XIP Kernel Physical Location"
2123         depends on XIP_KERNEL
2124         default "0x00080000"
2125         help
2126           This is the physical address in your flash memory the kernel will
2127           be linked for and stored to.  This address is dependent on your
2128           own flash usage.
2129
2130 config KEXEC
2131         bool "Kexec system call (EXPERIMENTAL)"
2132         depends on (!SMP || PM_SLEEP_SMP)
2133         help
2134           kexec is a system call that implements the ability to shutdown your
2135           current kernel, and to start another kernel.  It is like a reboot
2136           but it is independent of the system firmware.   And like a reboot
2137           you can start any kernel with it, not just Linux.
2138
2139           It is an ongoing process to be certain the hardware in a machine
2140           is properly shutdown, so do not be surprised if this code does not
2141           initially work for you.
2142
2143 config ATAGS_PROC
2144         bool "Export atags in procfs"
2145         depends on ATAGS && KEXEC
2146         default y
2147         help
2148           Should the atags used to boot the kernel be exported in an "atags"
2149           file in procfs. Useful with kexec.
2150
2151 config CRASH_DUMP
2152         bool "Build kdump crash kernel (EXPERIMENTAL)"
2153         help
2154           Generate crash dump after being started by kexec. This should
2155           be normally only set in special crash dump kernels which are
2156           loaded in the main kernel with kexec-tools into a specially
2157           reserved region and then later executed after a crash by
2158           kdump/kexec. The crash dump kernel must be compiled to a
2159           memory address not used by the main kernel
2160
2161           For more details see Documentation/kdump/kdump.txt
2162
2163 config AUTO_ZRELADDR
2164         bool "Auto calculation of the decompressed kernel image address"
2165         help
2166           ZRELADDR is the physical address where the decompressed kernel
2167           image will be placed. If AUTO_ZRELADDR is selected, the address
2168           will be determined at run-time by masking the current IP with
2169           0xf8000000. This assumes the zImage being placed in the first 128MB
2170           from start of memory.
2171
2172 endmenu
2173
2174 menu "CPU Power Management"
2175
2176 if ARCH_HAS_CPUFREQ
2177 source "drivers/cpufreq/Kconfig"
2178 endif
2179
2180 source "drivers/cpuidle/Kconfig"
2181
2182 endmenu
2183
2184 menu "Floating point emulation"
2185
2186 comment "At least one emulation must be selected"
2187
2188 config FPE_NWFPE
2189         bool "NWFPE math emulation"
2190         depends on (!AEABI || OABI_COMPAT) && !THUMB2_KERNEL
2191         ---help---
2192           Say Y to include the NWFPE floating point emulator in the kernel.
2193           This is necessary to run most binaries. Linux does not currently
2194           support floating point hardware so you need to say Y here even if
2195           your machine has an FPA or floating point co-processor podule.
2196
2197           You may say N here if you are going to load the Acorn FPEmulator
2198           early in the bootup.
2199
2200 config FPE_NWFPE_XP
2201         bool "Support extended precision"
2202         depends on FPE_NWFPE
2203         help
2204           Say Y to include 80-bit support in the kernel floating-point
2205           emulator.  Otherwise, only 32 and 64-bit support is compiled in.
2206           Note that gcc does not generate 80-bit operations by default,
2207           so in most cases this option only enlarges the size of the
2208           floating point emulator without any good reason.
2209
2210           You almost surely want to say N here.
2211
2212 config FPE_FASTFPE
2213         bool "FastFPE math emulation (EXPERIMENTAL)"
2214         depends on (!AEABI || OABI_COMPAT) && !CPU_32v3
2215         ---help---
2216           Say Y here to include the FAST floating point emulator in the kernel.
2217           This is an experimental much faster emulator which now also has full
2218           precision for the mantissa.  It does not support any exceptions.
2219           It is very simple, and approximately 3-6 times faster than NWFPE.
2220
2221           It should be sufficient for most programs.  It may be not suitable
2222           for scientific calculations, but you have to check this for yourself.
2223           If you do not feel you need a faster FP emulation you should better
2224           choose NWFPE.
2225
2226 config VFP
2227         bool "VFP-format floating point maths"
2228         depends on CPU_V6 || CPU_V6K || CPU_ARM926T || CPU_V7 || CPU_FEROCEON
2229         help
2230           Say Y to include VFP support code in the kernel. This is needed
2231           if your hardware includes a VFP unit.
2232
2233           Please see <file:Documentation/arm/VFP/release-notes.txt> for
2234           release notes and additional status information.
2235
2236           Say N if your target does not have VFP hardware.
2237
2238 config VFPv3
2239         bool
2240         depends on VFP
2241         default y if CPU_V7
2242
2243 config NEON
2244         bool "Advanced SIMD (NEON) Extension support"
2245         depends on VFPv3 && CPU_V7
2246         help
2247           Say Y to include support code for NEON, the ARMv7 Advanced SIMD
2248           Extension.
2249
2250 config KERNEL_MODE_NEON
2251         bool "Support for NEON in kernel mode"
2252         depends on NEON && AEABI
2253         help
2254           Say Y to include support for NEON in kernel mode.
2255
2256 endmenu
2257
2258 menu "Userspace binary formats"
2259
2260 source "fs/Kconfig.binfmt"
2261
2262 config ARTHUR
2263         tristate "RISC OS personality"
2264         depends on !AEABI
2265         help
2266           Say Y here to include the kernel code necessary if you want to run
2267           Acorn RISC OS/Arthur binaries under Linux. This code is still very
2268           experimental; if this sounds frightening, say N and sleep in peace.
2269           You can also say M here to compile this support as a module (which
2270           will be called arthur).
2271
2272 endmenu
2273
2274 menu "Power management options"
2275
2276 source "kernel/power/Kconfig"
2277
2278 config ARCH_SUSPEND_POSSIBLE
2279         depends on !ARCH_S5PC100
2280         depends on CPU_ARM920T || CPU_ARM926T || CPU_FEROCEON || CPU_SA1100 || \
2281                 CPU_V6 || CPU_V6K || CPU_V7 || CPU_XSC3 || CPU_XSCALE || CPU_MOHAWK
2282         def_bool y
2283
2284 config ARM_CPU_SUSPEND
2285         def_bool PM_SLEEP
2286
2287 endmenu
2288
2289 source "net/Kconfig"
2290
2291 source "drivers/Kconfig"
2292
2293 source "fs/Kconfig"
2294
2295 source "arch/arm/Kconfig.debug"
2296
2297 source "security/Kconfig"
2298
2299 source "crypto/Kconfig"
2300
2301 source "lib/Kconfig"
2302
2303 source "arch/arm/kvm/Kconfig"