board: lsxl: automatically select CONFIG_MISC_INIT_R
[platform/kernel/u-boot.git] / arch / Kconfig
1 config ARCH_MAP_SYSMEM
2         depends on SANDBOX
3         def_bool y
4
5 config CREATE_ARCH_SYMLINK
6         bool
7
8 config HAVE_ARCH_IOREMAP
9         bool
10
11 config SYS_CACHE_SHIFT_4
12         bool
13
14 config SYS_CACHE_SHIFT_5
15         bool
16
17 config SYS_CACHE_SHIFT_6
18         bool
19
20 config SYS_CACHE_SHIFT_7
21         bool
22
23 config SYS_CACHELINE_SIZE
24         int
25         default 128 if SYS_CACHE_SHIFT_7
26         default 64 if SYS_CACHE_SHIFT_6
27         default 32 if SYS_CACHE_SHIFT_5
28         default 16 if SYS_CACHE_SHIFT_4
29         # Fall-back for MIPS
30         default 32 if MIPS
31
32 config LINKER_LIST_ALIGN
33         int
34         default 32 if SANDBOX
35         default 8 if ARM64 || X86
36         default 4
37         help
38           Force the each linker list to be aligned to this boundary. This
39           is required if ll_entry_get() is used, since otherwise the linker
40           may add padding into the table, thus breaking it.
41           See linker_lists.rst for full details.
42
43 choice
44         prompt "Architecture select"
45         default SANDBOX
46
47 config ARC
48         bool "ARC architecture"
49         select ARC_TIMER
50         select CLK
51         select DM
52         select HAVE_PRIVATE_LIBGCC
53         select SUPPORT_OF_CONTROL
54         select SYS_CACHE_SHIFT_7
55         select TIMER
56         select SYS_BIG_ENDIAN if CPU_BIG_ENDIAN
57         select SYS_LITTLE_ENDIAN if !CPU_BIG_ENDIAN
58
59 config ARM
60         bool "ARM architecture"
61         select ARCH_SUPPORTS_LTO
62         select CREATE_ARCH_SYMLINK
63         select HAVE_PRIVATE_LIBGCC if !ARM64
64         select SUPPORT_ACPI
65         select SUPPORT_OF_CONTROL
66
67 config M68K
68         bool "M68000 architecture"
69         select HAVE_PRIVATE_LIBGCC
70         select NEEDS_MANUAL_RELOC
71         select SYS_BOOT_GET_CMDLINE
72         select SYS_BOOT_GET_KBD
73         select SYS_CACHE_SHIFT_4
74         select SUPPORT_OF_CONTROL
75
76 config MICROBLAZE
77         bool "MicroBlaze architecture"
78         select SUPPORT_OF_CONTROL
79         imply CMD_TIMER
80         imply SPL_REGMAP if SPL
81         imply SPL_TIMER if SPL
82         imply TIMER
83         imply XILINX_TIMER
84
85 config MIPS
86         bool "MIPS architecture"
87         select HAVE_ARCH_IOREMAP
88         select HAVE_PRIVATE_LIBGCC
89         select SUPPORT_OF_CONTROL
90         select SPL_SEPARATE_BSS if SPL
91
92 config NIOS2
93         bool "Nios II architecture"
94         select CPU
95         select DM
96         imply DM_EVENT
97         select OF_CONTROL
98         select SUPPORT_OF_CONTROL
99         imply CMD_DM
100
101 config PPC
102         bool "PowerPC architecture"
103         select HAVE_PRIVATE_LIBGCC
104         select SUPPORT_OF_CONTROL
105         select SYS_BOOT_GET_CMDLINE
106         select SYS_BOOT_GET_KBD
107
108 config RISCV
109         bool "RISC-V architecture"
110         select CREATE_ARCH_SYMLINK
111         select SUPPORT_OF_CONTROL
112         select OF_CONTROL
113         select DM
114         select SPL_SEPARATE_BSS if SPL
115         imply DM_SERIAL
116         imply DM_ETH
117         imply DM_EVENT
118         imply DM_MMC
119         imply DM_SPI
120         imply DM_SPI_FLASH
121         imply BLK
122         imply CLK
123         imply MTD
124         imply TIMER
125         imply CMD_DM
126         imply SPL_DM
127         imply SPL_OF_CONTROL
128         imply SPL_LIBCOMMON_SUPPORT
129         imply SPL_LIBGENERIC_SUPPORT
130         imply SPL_SERIAL
131         imply SPL_TIMER
132
133 config SANDBOX
134         bool "Sandbox"
135         select ARCH_SUPPORTS_LTO
136         select BOARD_LATE_INIT
137         select BZIP2
138         select CMD_POWEROFF
139         select DM
140         select DM_FUZZING_ENGINE
141         select DM_GPIO
142         select DM_I2C
143         select DM_KEYBOARD
144         select DM_MMC
145         select DM_SERIAL
146         select DM_SPI
147         select DM_SPI_FLASH
148         select GZIP_COMPRESSED
149         select HAVE_BLOCK_DEVICE
150         select LZO
151         select OF_BOARD_SETUP
152         select PCI_ENDPOINT
153         select SPI
154         select SUPPORT_OF_CONTROL
155         select SYSRESET_CMD_POWEROFF
156         select SYS_CACHE_SHIFT_4
157         select IRQ
158         select SUPPORT_EXTENSION_SCAN
159         select SUPPORT_ACPI
160         imply BITREVERSE
161         select BLOBLIST
162         imply LTO
163         imply CMD_DM
164         imply CMD_EXCEPTION
165         imply CMD_GETTIME
166         imply CMD_HASH
167         imply CMD_IO
168         imply CMD_IOTRACE
169         imply CMD_LZMADEC
170         imply CMD_SATA
171         imply CMD_SF
172         imply CMD_SF_TEST
173         imply CRC32_VERIFY
174         imply FAT_WRITE
175         imply FIRMWARE
176         imply FUZZING_ENGINE_SANDBOX
177         imply HASH_VERIFY
178         imply LZMA
179         imply TEE
180         imply AVB_VERIFY
181         imply LIBAVB
182         imply CMD_AVB
183         imply PARTITION_TYPE_GUID
184         imply SCP03
185         imply CMD_SCP03
186         imply UDP_FUNCTION_FASTBOOT
187         imply VIRTIO_MMIO
188         imply VIRTIO_PCI
189         imply VIRTIO_SANDBOX
190         imply VIRTIO_BLK
191         imply VIRTIO_NET
192         imply DM_SOUND
193         imply PCI_SANDBOX_EP
194         imply PCH
195         imply PHYLIB
196         imply DM_MDIO
197         imply DM_MDIO_MUX
198         imply ACPI_PMC
199         imply ACPI_PMC_SANDBOX
200         imply CMD_PMC
201         imply CMD_CLONE
202         imply SILENT_CONSOLE
203         imply BOOTARGS_SUBST
204         imply PHY_FIXED
205         imply DM_DSA
206         imply CMD_EXTENSION
207         imply KEYBOARD
208         imply PHYSMEM
209         imply GENERATE_ACPI_TABLE
210         imply BINMAN
211
212 config SH
213         bool "SuperH architecture"
214         select HAVE_PRIVATE_LIBGCC
215         select SUPPORT_OF_CONTROL
216
217 config X86
218         bool "x86 architecture"
219         select SUPPORT_SPL
220         select SUPPORT_TPL
221         select CREATE_ARCH_SYMLINK
222         select DM
223         select HAVE_ARCH_IOMAP
224         select HAVE_PRIVATE_LIBGCC
225         select OF_CONTROL
226         select PCI
227         select SUPPORT_ACPI
228         select SUPPORT_OF_CONTROL
229         select SYS_CACHE_SHIFT_6
230         select TIMER
231         select USE_PRIVATE_LIBGCC
232         select X86_TSC_TIMER
233         select IRQ
234         imply HAS_ROM if X86_RESET_VECTOR
235         imply BLK
236         imply CMD_DM
237         imply CMD_FPGA_LOADMK
238         imply CMD_GETTIME
239         imply CMD_IO
240         imply CMD_IRQ
241         imply CMD_PCI
242         imply CMD_SF
243         imply CMD_SF_TEST
244         imply CMD_ZBOOT
245         imply DM_ETH
246         imply DM_EVENT
247         imply DM_GPIO
248         imply DM_KEYBOARD
249         imply DM_MMC
250         imply DM_RTC
251         imply DM_SCSI
252         imply DM_SERIAL
253         imply DM_SPI
254         imply DM_SPI_FLASH
255         imply DM_USB
256         imply DM_VIDEO
257         imply SYSRESET
258         imply SPL_SYSRESET
259         imply SYSRESET_X86
260         imply USB_ETHER_ASIX
261         imply USB_ETHER_SMSC95XX
262         imply USB_HOST_ETHER
263         imply PCH
264         imply PHYSMEM
265         imply RTC_MC146818
266         imply ACPIGEN if !QEMU && !EFI_APP
267         imply SYSINFO if GENERATE_SMBIOS_TABLE
268         imply SYSINFO_SMBIOS if GENERATE_SMBIOS_TABLE
269         imply TIMESTAMP
270
271         # Thing to enable for when SPL/TPL are enabled: SPL
272         imply SPL_DM
273         imply SPL_OF_LIBFDT
274         imply SPL_DRIVERS_MISC
275         imply SPL_GPIO
276         imply SPL_PINCTRL
277         imply SPL_LIBCOMMON_SUPPORT
278         imply SPL_LIBGENERIC_SUPPORT
279         imply SPL_SERIAL
280         imply SPL_SPI_FLASH_SUPPORT
281         imply SPL_SPI
282         imply SPL_OF_CONTROL
283         imply SPL_TIMER
284         imply SPL_REGMAP
285         imply SPL_SYSCON
286         # TPL
287         imply TPL_DM
288         imply TPL_DRIVERS_MISC
289         imply TPL_GPIO
290         imply TPL_PINCTRL
291         imply TPL_LIBCOMMON_SUPPORT
292         imply TPL_LIBGENERIC_SUPPORT
293         imply TPL_SERIAL
294         imply TPL_OF_CONTROL
295         imply TPL_TIMER
296         imply TPL_REGMAP
297         imply TPL_SYSCON
298
299 config XTENSA
300         bool "Xtensa architecture"
301         select CREATE_ARCH_SYMLINK
302         select SUPPORT_OF_CONTROL
303
304 endchoice
305
306 config SYS_ARCH
307         string
308         help
309           This option should contain the architecture name to build the
310           appropriate arch/<CONFIG_SYS_ARCH> directory.
311           All the architectures should specify this option correctly.
312
313 config SYS_CPU
314         string
315         help
316           This option should contain the CPU name to build the correct
317           arch/<CONFIG_SYS_ARCH>/cpu/<CONFIG_SYS_CPU> directory.
318
319           This is optional.  For those targets without the CPU directory,
320           leave this option empty.
321
322 config SYS_SOC
323         string
324         help
325           This option should contain the SoC name to build the directory
326           arch/<CONFIG_SYS_ARCH>/cpu/<CONFIG_SYS_CPU>/<CONFIG_SYS_SOC>.
327
328           This is optional.  For those targets without the SoC directory,
329           leave this option empty.
330
331 config SYS_VENDOR
332         string
333         help
334           This option should contain the vendor name of the target board.
335           If it is set and
336           board/<CONFIG_SYS_VENDOR>/common/Makefile exists, the vendor common
337           directory is compiled.
338           If CONFIG_SYS_BOARD is also set, the sources under
339           board/<CONFIG_SYS_VENDOR>/<CONFIG_SYS_BOARD> directory are compiled.
340
341           This is optional.  For those targets without the vendor directory,
342           leave this option empty.
343
344 config SYS_BOARD
345         string
346         help
347           This option should contain the name of the target board.
348           If it is set, either board/<CONFIG_SYS_VENDOR>/<CONFIG_SYS_BOARD>
349           or board/<CONFIG_SYS_BOARD> directory is compiled depending on
350           whether CONFIG_SYS_VENDOR is set or not.
351
352           This is optional.  For those targets without the board directory,
353           leave this option empty.
354
355 config SYS_CONFIG_NAME
356         string
357         help
358           This option should contain the base name of board header file.
359           The header file include/configs/<CONFIG_SYS_CONFIG_NAME>.h
360           should be included from include/config.h.
361
362 config SYS_DISABLE_DCACHE_OPS
363         bool
364         help
365          This option disables dcache flush and dcache invalidation
366          operations. For example, on coherent systems where cache
367          operatios are not required, enable this option to avoid them.
368          Note that, its up to the individual architectures to implement
369          this functionality.
370
371 config SYS_IMMR
372         hex "Address for the Internal Memory-Mapped Registers (IMMR) window"
373         depends on PPC || FSL_LSCH2 || FSL_LSCH3 || ARCH_LS1021A
374         default 0xFF000000 if MPC8xx
375         default 0xF0000000 if ARCH_MPC8313
376         default 0xE0000000 if MPC83xx && !ARCH_MPC8313
377         default 0x01000000 if ARCH_LS1021A || FSL_LSCH2 || FSL_LSCH3
378         default 0xFFE00000 if ARCH_P1010 || ARCH_P1011 || ARCH_P1020 || \
379                               ARCH_P1021 || ARCH_P1024 || ARCH_P1025 || \
380                               ARCH_P2020
381         default SYS_CCSRBAR_DEFAULT
382         help
383           Address for the Internal Memory-Mapped Registers (IMMR) window used
384           to configure the features of many Freescale / NXP SoCs.
385
386 config SKIP_LOWLEVEL_INIT
387         bool "Skip the calls to certain low level initialization functions"
388         depends on ARM || MIPS || RISCV
389         help
390           If enabled, then certain low level initializations (like setting up
391           the memory controller) are omitted and/or U-Boot does not relocate
392           itself into RAM.
393           Normally this variable MUST NOT be defined. The only exception is
394           when U-Boot is loaded (to RAM) by some other boot loader or by a
395           debugger which performs these initializations itself.
396
397 config SPL_SKIP_LOWLEVEL_INIT
398         bool "Skip the calls to certain low level initialization functions"
399         depends on SPL && (ARM || MIPS || RISCV)
400         help
401           If enabled, then certain low level initializations (like setting up
402           the memory controller) are omitted and/or U-Boot does not relocate
403           itself into RAM.
404           Normally this variable MUST NOT be defined. The only exception is
405           when U-Boot is loaded (to RAM) by some other boot loader or by a
406           debugger which performs these initializations itself.
407
408 config TPL_SKIP_LOWLEVEL_INIT
409         bool "Skip the calls to certain low level initialization functions"
410         depends on SPL && ARM
411         help
412           If enabled, then certain low level initializations (like setting up
413           the memory controller) are omitted and/or U-Boot does not relocate
414           itself into RAM.
415           Normally this variable MUST NOT be defined. The only exception is
416           when U-Boot is loaded (to RAM) by some other boot loader or by a
417           debugger which performs these initializations itself.
418
419 config SKIP_LOWLEVEL_INIT_ONLY
420         bool "Skip the call to lowlevel_init during early boot ONLY"
421         depends on ARM
422         help
423           This allows just the call to lowlevel_init() to be skipped. The
424           normal CP15 init (such as enabling the instruction cache) is still
425           performed.
426
427 config SPL_SKIP_LOWLEVEL_INIT_ONLY
428         bool "Skip the call to lowlevel_init during early boot ONLY"
429         depends on SPL && ARM
430         help
431           This allows just the call to lowlevel_init() to be skipped. The
432           normal CP15 init (such as enabling the instruction cache) is still
433           performed.
434
435 config TPL_SKIP_LOWLEVEL_INIT_ONLY
436         bool "Skip the call to lowlevel_init during early boot ONLY"
437         depends on TPL && ARM
438         help
439           This allows just the call to lowlevel_init() to be skipped. The
440           normal CP15 init (such as enabling the instruction cache) is still
441           performed.
442
443 source "arch/arc/Kconfig"
444 source "arch/arm/Kconfig"
445 source "arch/m68k/Kconfig"
446 source "arch/microblaze/Kconfig"
447 source "arch/mips/Kconfig"
448 source "arch/nios2/Kconfig"
449 source "arch/powerpc/Kconfig"
450 source "arch/sandbox/Kconfig"
451 source "arch/sh/Kconfig"
452 source "arch/x86/Kconfig"
453 source "arch/xtensa/Kconfig"
454 source "arch/riscv/Kconfig"
455
456 if ARM || M68K || PPC
457
458 source "arch/Kconfig.nxp"
459
460 endif
461
462 source "board/keymile/Kconfig"
463
464 if MIPS || MICROBLAZE
465
466 choice
467         prompt "Endianness selection"
468         help
469           Some MIPS boards can be configured for either little or big endian
470           byte order. These modes require different U-Boot images. In general there
471           is one preferred byteorder for a particular system but some systems are
472           just as commonly used in the one or the other endianness.
473
474 config SYS_BIG_ENDIAN
475         bool "Big endian"
476         depends on (SUPPORTS_BIG_ENDIAN && MIPS) || MICROBLAZE
477
478 config SYS_LITTLE_ENDIAN
479         bool "Little endian"
480         depends on (SUPPORTS_LITTLE_ENDIAN && MIPS) || MICROBLAZE
481
482 endchoice
483
484 endif