amdgpu/amdgpu_internal.h

   1 /*
   2  * Copyright © 2014 Advanced Micro Devices, Inc.
   3  * All Rights Reserved.
   4  *
   5  * Permission is hereby granted, free of charge, to any person obtaining a
   6  * copy of this software and associated documentation files (the "Software"),
   7  * to deal in the Software without restriction, including without limitation
   8  * the rights to use, copy, modify, merge, publish, distribute, sublicense,
   9  * and/or sell copies of the Software, and to permit persons to whom the
  10  * Software is furnished to do so, subject to the following conditions:
  11  *
  12  * The above copyright notice and this permission notice shall be included in
  13  * all copies or substantial portions of the Software.
  14  *
  15  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  16  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  17  * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.  IN NO EVENT SHALL
  18  * THE COPYRIGHT HOLDER(S) OR AUTHOR(S) BE LIABLE FOR ANY CLAIM, DAMAGES OR
  19  * OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE,
  20  * ARISING FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR
  21  * OTHER DEALINGS IN THE SOFTWARE.
  22  *
  23  */
  24
  25 #ifndef _AMDGPU_INTERNAL_H_
  26 #define _AMDGPU_INTERNAL_H_
  27
  28 #ifdef HAVE_CONFIG_H
  29 #include "config.h"
  30 #endif
  31
  32 #include <assert.h>
  33 #include <pthread.h>
  34
  35 #include "libdrm_macros.h"
  36 #include "xf86atomic.h"
  37 #include "amdgpu.h"
  38 #include "util_double_list.h"
  39
  40 #define AMDGPU_CS_MAX_RINGS 8
  41 /* do not use below macro if b is not power of 2 aligned value */
  42 #define __round_mask(x, y) ((__typeof__(x))((y)-1))
  43 #define ROUND_UP(x, y) ((((x)-1) | __round_mask(x, y))+1)
  44 #define ROUND_DOWN(x, y) ((x) & ~__round_mask(x, y))
  45
  46 #define AMDGPU_INVALID_VA_ADDRESS       0xffffffffffffffff
  47 #define AMDGPU_NULL_SUBMIT_SEQ          0
  48
  49 struct amdgpu_bo_va_hole {
  50         struct list_head list;
  51         uint64_t offset;
  52         uint64_t size;
  53 };
  54
  55 struct amdgpu_bo_va_mgr {
  56         /* the start virtual address */
  57         uint64_t va_offset;
  58         uint64_t va_max;
  59         struct list_head va_holes;
  60         pthread_mutex_t bo_va_mutex;
  61         uint32_t va_alignment;
  62 };
  63
  64 struct amdgpu_va {
  65         amdgpu_device_handle dev;
  66         uint64_t address;
  67         uint64_t size;
  68         enum amdgpu_gpu_va_range range;
  69         struct amdgpu_bo_va_mgr *vamgr;
  70 };
  71
  72 struct amdgpu_device {
  73         atomic_t refcount;
  74         int fd;
  75         int flink_fd;
  76         unsigned major_version;
  77         unsigned minor_version;
  78
  79         char *marketing_name;
  80         /** List of buffer handles. Protected by bo_table_mutex. */
  81         struct util_hash_table *bo_handles;
  82         /** List of buffer GEM flink names. Protected by bo_table_mutex. */
  83         struct util_hash_table *bo_flink_names;
  84         /** This protects all hash tables. */
  85         pthread_mutex_t bo_table_mutex;
  86         struct drm_amdgpu_info_device dev_info;
  87         struct amdgpu_gpu_info info;
  88         /** The global VA manager for the whole virtual address space */
  89         struct amdgpu_bo_va_mgr vamgr;
  90         /** The VA manager for the 32bit address space */
  91         struct amdgpu_bo_va_mgr vamgr_32;
  92 };
  93
  94 struct amdgpu_bo {
  95         atomic_t refcount;
  96         struct amdgpu_device *dev;
  97
  98         uint64_t alloc_size;
  99
 100         uint32_t handle;
 101         uint32_t flink_name;
 102
 103         pthread_mutex_t cpu_access_mutex;
 104         void *cpu_ptr;
 105         int cpu_map_count;
 106 };
 107
 108 struct amdgpu_bo_list {
 109         struct amdgpu_device *dev;
 110
 111         uint32_t handle;
 112 };
 113
 114 struct amdgpu_context {
 115         struct amdgpu_device *dev;
 116         /** Mutex for accessing fences and to maintain command submissions
 117             in good sequence. */
 118         pthread_mutex_t sequence_mutex;
 119         /* context id*/
 120         uint32_t id;
 121         uint64_t last_seq[AMDGPU_HW_IP_NUM][AMDGPU_HW_IP_INSTANCE_MAX_COUNT][AMDGPU_CS_MAX_RINGS];
 122         struct list_head sem_list[AMDGPU_HW_IP_NUM][AMDGPU_HW_IP_INSTANCE_MAX_COUNT][AMDGPU_CS_MAX_RINGS];
 123 };
 124
 125 /**
 126  * Structure describing sw semaphore based on scheduler
 127  *
 128  */
 129 struct amdgpu_semaphore {
 130         atomic_t refcount;
 131         struct list_head list;
 132         struct amdgpu_cs_fence signal_fence;
 133 };
 134
 135 /**
 136  * Functions.
 137  */
 138
 139 drm_private void amdgpu_vamgr_init(struct amdgpu_bo_va_mgr *mgr, uint64_t start,
 140                        uint64_t max, uint64_t alignment);
 141
 142 drm_private void amdgpu_vamgr_deinit(struct amdgpu_bo_va_mgr *mgr);
 143
 144 drm_private void amdgpu_parse_asic_ids(struct amdgpu_device *dev);
 145
 146 drm_private int amdgpu_query_gpu_info_init(amdgpu_device_handle dev);
 147
 148 drm_private uint64_t amdgpu_cs_calculate_timeout(uint64_t timeout);
 149
 150 /**
 151  * Inline functions.
 152  */
 153
 154 /**
 155  * Increment src and decrement dst as if we were updating references
 156  * for an assignment between 2 pointers of some objects.
 157  *
 158  * \return  true if dst is 0
 159  */
 160 static inline bool update_references(atomic_t *dst, atomic_t *src)
 161 {
 162         if (dst != src) {
 163                 /* bump src first */
 164                 if (src) {
 165                         assert(atomic_read(src) > 0);
 166                         atomic_inc(src);
 167                 }
 168                 if (dst) {
 169                         assert(atomic_read(dst) > 0);
 170                         return atomic_dec_and_test(dst);
 171                 }
 172         }
 173         return false;
 174 }
 175
 176 #endif