amdgpu/amdgpu_internal.h

   1 /*
   2  * Copyright © 2014 Advanced Micro Devices, Inc.
   3  * All Rights Reserved.
   4  *
   5  * Permission is hereby granted, free of charge, to any person obtaining a
   6  * copy of this software and associated documentation files (the "Software"),
   7  * to deal in the Software without restriction, including without limitation
   8  * the rights to use, copy, modify, merge, publish, distribute, sublicense,
   9  * and/or sell copies of the Software, and to permit persons to whom the
  10  * Software is furnished to do so, subject to the following conditions:
  11  *
  12  * The above copyright notice and this permission notice shall be included in
  13  * all copies or substantial portions of the Software.
  14  *
  15  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  16  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  17  * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.  IN NO EVENT SHALL
  18  * THE COPYRIGHT HOLDER(S) OR AUTHOR(S) BE LIABLE FOR ANY CLAIM, DAMAGES OR
  19  * OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE,
  20  * ARISING FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR
  21  * OTHER DEALINGS IN THE SOFTWARE.
  22  *
  23  */
  24
  25 #ifndef _AMDGPU_INTERNAL_H_
  26 #define _AMDGPU_INTERNAL_H_
  27
  28 #ifdef HAVE_CONFIG_H
  29 #include "config.h"
  30 #endif
  31
  32 #include <assert.h>
  33 #include <pthread.h>
  34
  35 #include "libdrm_macros.h"
  36 #include "xf86atomic.h"
  37 #include "amdgpu.h"
  38 #include "util_double_list.h"
  39
  40 #define AMDGPU_CS_MAX_RINGS 8
  41 /* do not use below macro if b is not power of 2 aligned value */
  42 #define __round_mask(x, y) ((__typeof__(x))((y)-1))
  43 #define ROUND_UP(x, y) ((((x)-1) | __round_mask(x, y))+1)
  44 #define ROUND_DOWN(x, y) ((x) & ~__round_mask(x, y))
  45
  46 #define AMDGPU_INVALID_VA_ADDRESS       0xffffffffffffffff
  47 #define AMDGPU_NULL_SUBMIT_SEQ          0
  48
  49 struct amdgpu_bo_va_hole {
  50         struct list_head list;
  51         uint64_t offset;
  52         uint64_t size;
  53 };
  54
  55 struct amdgpu_bo_va_mgr {
  56         uint64_t va_max;
  57         struct list_head va_holes;
  58         pthread_mutex_t bo_va_mutex;
  59         uint32_t va_alignment;
  60 };
  61
  62 struct amdgpu_va {
  63         amdgpu_device_handle dev;
  64         uint64_t address;
  65         uint64_t size;
  66         enum amdgpu_gpu_va_range range;
  67         struct amdgpu_bo_va_mgr *vamgr;
  68 };
  69
  70 struct amdgpu_device {
  71         atomic_t refcount;
  72         int fd;
  73         int flink_fd;
  74         unsigned major_version;
  75         unsigned minor_version;
  76         uint32_t address32_hi;
  77
  78         char *marketing_name;
  79         /** List of buffer handles. Protected by bo_table_mutex. */
  80         struct util_hash_table *bo_handles;
  81         /** List of buffer GEM flink names. Protected by bo_table_mutex. */
  82         struct util_hash_table *bo_flink_names;
  83         /** This protects all hash tables. */
  84         pthread_mutex_t bo_table_mutex;
  85         struct drm_amdgpu_info_device dev_info;
  86         struct amdgpu_gpu_info info;
  87         /** The global VA manager for the whole virtual address space */
  88         struct amdgpu_bo_va_mgr vamgr;
  89         /** The VA manager for the 32bit address space */
  90         struct amdgpu_bo_va_mgr vamgr_32;
  91 };
  92
  93 struct amdgpu_bo {
  94         atomic_t refcount;
  95         struct amdgpu_device *dev;
  96
  97         uint64_t alloc_size;
  98
  99         uint32_t handle;
 100         uint32_t flink_name;
 101
 102         pthread_mutex_t cpu_access_mutex;
 103         void *cpu_ptr;
 104         int cpu_map_count;
 105 };
 106
 107 struct amdgpu_bo_list {
 108         struct amdgpu_device *dev;
 109
 110         uint32_t handle;
 111 };
 112
 113 struct amdgpu_context {
 114         struct amdgpu_device *dev;
 115         /** Mutex for accessing fences and to maintain command submissions
 116             in good sequence. */
 117         pthread_mutex_t sequence_mutex;
 118         /* context id*/
 119         uint32_t id;
 120         uint64_t last_seq[AMDGPU_HW_IP_NUM][AMDGPU_HW_IP_INSTANCE_MAX_COUNT][AMDGPU_CS_MAX_RINGS];
 121         struct list_head sem_list[AMDGPU_HW_IP_NUM][AMDGPU_HW_IP_INSTANCE_MAX_COUNT][AMDGPU_CS_MAX_RINGS];
 122 };
 123
 124 /**
 125  * Structure describing sw semaphore based on scheduler
 126  *
 127  */
 128 struct amdgpu_semaphore {
 129         atomic_t refcount;
 130         struct list_head list;
 131         struct amdgpu_cs_fence signal_fence;
 132 };
 133
 134 /**
 135  * Functions.
 136  */
 137
 138 drm_private void amdgpu_vamgr_init(struct amdgpu_bo_va_mgr *mgr, uint64_t start,
 139                        uint64_t max, uint64_t alignment);
 140
 141 drm_private void amdgpu_vamgr_deinit(struct amdgpu_bo_va_mgr *mgr);
 142
 143 drm_private void amdgpu_parse_asic_ids(struct amdgpu_device *dev);
 144
 145 drm_private int amdgpu_query_gpu_info_init(amdgpu_device_handle dev);
 146
 147 drm_private uint64_t amdgpu_cs_calculate_timeout(uint64_t timeout);
 148
 149 /**
 150  * Inline functions.
 151  */
 152
 153 /**
 154  * Increment src and decrement dst as if we were updating references
 155  * for an assignment between 2 pointers of some objects.
 156  *
 157  * \return  true if dst is 0
 158  */
 159 static inline bool update_references(atomic_t *dst, atomic_t *src)
 160 {
 161         if (dst != src) {
 162                 /* bump src first */
 163                 if (src) {
 164                         assert(atomic_read(src) > 0);
 165                         atomic_inc(src);
 166                 }
 167                 if (dst) {
 168                         assert(atomic_read(dst) > 0);
 169                         return atomic_dec_and_test(dst);
 170                 }
 171         }
 172         return false;
 173 }
 174
 175 #endif