Documentation/devicetree/bindings/pinctrl/actions,s900-pinctrl.txt

   1 Actions Semi S900 Pin Controller
   2
   3 This binding describes the pin controller found in the S900 SoC.
   4
   5 Required Properties:
   6
   7 - compatible:   Should be "actions,s900-pinctrl"
   8 - reg:          Should contain the register base address and size of
   9                 the pin controller.
  10 - clocks:       phandle of the clock feeding the pin controller
  11 - gpio-controller: Marks the device node as a GPIO controller.
  12 - gpio-ranges: Specifies the mapping between gpio controller and
  13                pin-controller pins.
  14 - #gpio-cells: Should be two. The first cell is the gpio pin number
  15                and the second cell is used for optional parameters.
  16 - interrupt-controller: Marks the device node as an interrupt controller.
  17 - #interrupt-cells: Specifies the number of cells needed to encode an
  18                     interrupt.  Shall be set to 2.  The first cell
  19                     defines the interrupt number, the second encodes
  20                     the trigger flags described in
  21                     bindings/interrupt-controller/interrupts.txt
  22
  23 Please refer to pinctrl-bindings.txt in this directory for details of the
  24 common pinctrl bindings used by client devices, including the meaning of the
  25 phrase "pin configuration node".
  26
  27 The pin configuration nodes act as a container for an arbitrary number of
  28 subnodes. Each of these subnodes represents some desired configuration for a
  29 pin, a group, or a list of pins or groups. This configuration can include the
  30 mux function to select on those group(s), and various pin configuration
  31 parameters, such as pull-up, drive strength, etc.
  32
  33 PIN CONFIGURATION NODES:
  34
  35 The name of each subnode is not important; all subnodes should be enumerated
  36 and processed purely based on their content.
  37
  38 Each subnode only affects those parameters that are explicitly listed. In
  39 other words, a subnode that lists a mux function but no pin configuration
  40 parameters implies no information about any pin configuration parameters.
  41 Similarly, a pin subnode that describes a pullup parameter implies no
  42 information about e.g. the mux function.
  43
  44 Pinmux functions are available only for the pin groups while pinconf
  45 parameters are available for both pin groups and individual pins.
  46
  47 The following generic properties as defined in pinctrl-bindings.txt are valid
  48 to specify in a pin configuration subnode:
  49
  50 Required Properties:
  51
  52 - pins:           An array of strings, each string containing the name of a pin.
  53                   These pins are used for selecting the pull control and schmitt
  54                   trigger parameters. The following are the list of pins
  55                   available:
  56
  57                   eth_txd0, eth_txd1, eth_txen, eth_rxer, eth_crs_dv,
  58                   eth_rxd1, eth_rxd0, eth_ref_clk, eth_mdc, eth_mdio,
  59                   sirq0, sirq1, sirq2, i2s_d0, i2s_bclk0, i2s_lrclk0,
  60                   i2s_mclk0, i2s_d1, i2s_bclk1, i2s_lrclk1, i2s_mclk1,
  61                   pcm1_in, pcm1_clk, pcm1_sync, pcm1_out, eram_a5,
  62                   eram_a6, eram_a7, eram_a8, eram_a9, eram_a10, eram_a11,
  63                   lvds_oep, lvds_oen, lvds_odp, lvds_odn, lvds_ocp,
  64                   lvds_ocn, lvds_obp, lvds_obn, lvds_oap, lvds_oan,
  65                   lvds_eep, lvds_een, lvds_edp, lvds_edn, lvds_ecp,
  66                   lvds_ecn, lvds_ebp, lvds_ebn, lvds_eap, lvds_ean,
  67                   sd0_d0, sd0_d1, sd0_d2, sd0_d3, sd1_d0, sd1_d1,
  68                   sd1_d2, sd1_d3, sd0_cmd, sd0_clk, sd1_cmd, sd1_clk,
  69                   spi0_sclk, spi0_ss, spi0_miso, spi0_mosi, uart0_rx,
  70                   uart0_tx, uart2_rx, uart2_tx, uart2_rtsb, uart2_ctsb,
  71                   uart3_rx, uart3_tx, uart3_rtsb, uart3_ctsb, uart4_rx,
  72                   uart4_tx, i2c0_sclk, i2c0_sdata, i2c1_sclk, i2c1_sdata,
  73                   i2c2_sclk, i2c2_sdata, csi0_dn0, csi0_dp0, csi0_dn1,
  74                   csi0_dp1, csi0_cn, csi0_cp, csi0_dn2, csi0_dp2, csi0_dn3,
  75                   csi0_dp3, dsi_dp3, dsi_dn3, dsi_dp1, dsi_dn1, dsi_cp,
  76                   dsi_cn, dsi_dp0, dsi_dn0, dsi_dp2, dsi_dn2, sensor0_pclk,
  77                   csi1_dn0,csi1_dp0,csi1_dn1, csi1_dp1, csi1_cn, csi1_cp,
  78                   sensor0_ckout, nand0_d0, nand0_d1, nand0_d2, nand0_d3,
  79                   nand0_d4, nand0_d5, nand0_d6, nand0_d7, nand0_dqs,
  80                   nand0_dqsn, nand0_ale, nand0_cle, nand0_ceb0, nand0_ceb1,
  81                   nand0_ceb2, nand0_ceb3, nand1_d0, nand1_d1, nand1_d2,
  82                   nand1_d3, nand1_d4, nand1_d5, nand1_d6, nand1_d7, nand1_dqs,
  83                   nand1_dqsn, nand1_ale, nand1_cle, nand1_ceb0, nand1_ceb1,
  84                   nand1_ceb2, nand1_ceb3, sgpio0, sgpio1, sgpio2, sgpio3
  85
  86 - groups:         An array of strings, each string containing the name of a pin
  87                   group. These pin groups are used for selecting the pinmux
  88                   functions.
  89
  90                   lvds_oxx_uart4_mfp, rmii_mdc_mfp, rmii_mdio_mfp, sirq0_mfp,
  91                   sirq1_mfp, rmii_txd0_mfp, rmii_txd1_mfp, rmii_txen_mfp,
  92                   rmii_rxer_mfp, rmii_crs_dv_mfp, rmii_rxd1_mfp, rmii_rxd0_mfp,
  93                   rmii_ref_clk_mfp, i2s_d0_mfp, i2s_d1_mfp, i2s_lr_m_clk0_mfp,
  94                   i2s_bclk0_mfp, i2s_bclk1_mclk1_mfp, pcm1_in_out_mfp,
  95                   pcm1_clk_mfp, pcm1_sync_mfp, eram_a5_mfp, eram_a6_mfp,
  96                   eram_a7_mfp, eram_a8_mfp, eram_a9_mfp, eram_a10_mfp,
  97                   eram_a11_mfp, lvds_oep_odn_mfp, lvds_ocp_obn_mfp,
  98                   lvds_oap_oan_mfp, lvds_e_mfp, spi0_sclk_mosi_mfp, spi0_ss_mfp,
  99                   spi0_miso_mfp, uart2_rtsb_mfp, uart2_ctsb_mfp, uart3_rtsb_mfp,
 100                   uart3_ctsb_mfp, sd0_d0_mfp, sd0_d1_mfp, sd0_d2_d3_mfp,
 101                   sd1_d0_d3_mfp, sd0_cmd_mfp, sd0_clk_mfp, sd1_cmd_clk_mfp,
 102                   uart0_rx_mfp, nand0_d0_ceb3_mfp, uart0_tx_mfp, i2c0_mfp,
 103                   csi0_cn_cp_mfp, csi0_dn0_dp3_mfp, csi1_dn0_cp_mfp,
 104                   dsi_dp3_dn1_mfp, dsi_cp_dn0_mfp, dsi_dp2_dn2_mfp,
 105                   nand1_d0_ceb1_mfp, nand1_ceb3_mfp, nand1_ceb0_mfp,
 106                   csi1_dn0_dp0_mfp, uart4_rx_tx_mfp
 107
 108
 109                   These pin groups are used for selecting the drive strength
 110                   parameters.
 111
 112                   sgpio3_drv, sgpio2_drv, sgpio1_drv, sgpio0_drv,
 113                   rmii_tx_d0_d1_drv, rmii_txen_rxer_drv, rmii_crs_dv_drv,
 114                   rmii_rx_d1_d0_drv, rmii_ref_clk_drv, rmii_mdc_mdio_drv,
 115                   sirq_0_1_drv, sirq2_drv, i2s_d0_d1_drv, i2s_lr_m_clk0_drv,
 116                   i2s_blk1_mclk1_drv, pcm1_in_out_drv, lvds_oap_oan_drv,
 117                   lvds_oep_odn_drv, lvds_ocp_obn_drv, lvds_e_drv, sd0_d3_d0_drv,
 118                   sd1_d3_d0_drv, sd0_sd1_cmd_clk_drv, spi0_sclk_mosi_drv,
 119                   spi0_ss_miso_drv, uart0_rx_tx_drv, uart4_rx_tx_drv, uart2_drv,
 120                   uart3_drv, i2c0_drv, i2c1_drv, i2c2_drv, sensor0_drv
 121
 122                   These pin groups are used for selecting the slew rate
 123                   parameters.
 124
 125                   sgpio3_sr, sgpio2_sr, sgpio1_sr, sgpio0_sr, rmii_tx_d0_d1_sr,
 126                   rmii_txen_rxer_sr, rmii_crs_dv_sr, rmii_rx_d1_d0_sr,
 127                   rmii_ref_clk_sr, rmii_mdc_mdio_sr, sirq_0_1_sr, sirq2_sr,
 128                   i2s_do_d1_sr, i2s_lr_m_clk0_sr, i2s_bclk0_mclk1_sr,
 129                   pcm1_in_out_sr, sd1_d3_d0_sr, sd0_sd1_clk_cmd_sr,
 130                   spi0_sclk_mosi_sr, spi0_ss_miso_sr, uart0_rx_tx_sr,
 131                   uart4_rx_tx_sr, uart2_sr, uart3_sr, i2c0_sr, i2c1_sr, i2c2_sr,
 132                   sensor0_sr
 133
 134 - function:       An array of strings, each string containing the name of the
 135                   pinmux functions. These functions can only be selected by
 136                   the corresponding pin groups. The following are the list of
 137                   pinmux functions available:
 138
 139                   eram, eth_rmii, eth_smii, spi0, spi1, spi2, spi3, sens0,
 140                   uart0, uart1, uart2, uart3, uart4, uart5, uart6, i2s0, i2s1,
 141                   pcm0, pcm1, jtag, pwm0, pwm1, pwm2, pwm3, pwm4, pwm5, sd0,
 142                   sd1, sd2, sd3, i2c0, i2c1, i2c2, i2c3, i2c4, i2c5, lvds,
 143                   usb30, usb20, gpu, mipi_csi0, mipi_csi1, mipi_dsi, nand0,
 144                   nand1, spdif, sirq0, sirq1, sirq2
 145
 146 Optional Properties:
 147
 148 - bias-bus-hold:  No arguments. The specified pins should retain the previous
 149                   state value.
 150 - bias-high-impedance: No arguments. The specified pins should be configured
 151                   as high impedance.
 152 - bias-pull-down: No arguments. The specified pins should be configured as
 153                   pull down.
 154 - bias-pull-up:   No arguments. The specified pins should be configured as
 155                   pull up.
 156 - input-schmitt-enable: No arguments: Enable schmitt trigger for the specified
 157                   pins
 158 - input-schmitt-disable: No arguments: Disable schmitt trigger for the specified
 159                   pins
 160 - slew-rate:      Integer. Sets slew rate for the specified pins.
 161                   Valid values are:
 162                   <0>  - Slow
 163                   <1>  - Fast
 164 - drive-strength: Integer. Selects the drive strength for the specified
 165                   pins in mA.
 166                   Valid values are:
 167                   <2>
 168                   <4>
 169                   <8>
 170                   <12>
 171
 172 Example:
 173
 174           pinctrl: pinctrl@e01b0000 {
 175                   compatible = "actions,s900-pinctrl";
 176                   reg = <0x0 0xe01b0000 0x0 0x1000>;
 177                   clocks = <&cmu CLK_GPIO>;
 178                   gpio-controller;
 179                   gpio-ranges = <&pinctrl 0 0 146>;
 180                   #gpio-cells = <2>;
 181                   interrupt-controller;
 182                   #interrupt-cells = <2>;
 183
 184                   uart2-default: uart2-default {
 185                           pinmux {
 186                                   groups = "lvds_oep_odn_mfp";
 187                                   function = "uart2";
 188                           };
 189                           pinconf {
 190                                   groups = "lvds_oep_odn_drv";
 191                                   drive-strength = <12>;
 192                           };
 193                   };
 194           };