Documentation/devicetree/bindings/display/bridge/renesas,lvds.txt

   1 Renesas R-Car LVDS Encoder
   2 ==========================
   3
   4 These DT bindings describe the LVDS encoder embedded in the Renesas R-Car
   5 Gen2, R-Car Gen3 and RZ/G SoCs.
   6
   7 Required properties:
   8
   9 - compatible : Shall contain one of
  10   - "renesas,r8a7743-lvds" for R8A7743 (RZ/G1M) compatible LVDS encoders
  11   - "renesas,r8a774c0-lvds" for R8A774C0 (RZ/G2E) compatible LVDS encoders
  12   - "renesas,r8a7790-lvds" for R8A7790 (R-Car H2) compatible LVDS encoders
  13   - "renesas,r8a7791-lvds" for R8A7791 (R-Car M2-W) compatible LVDS encoders
  14   - "renesas,r8a7793-lvds" for R8A7793 (R-Car M2-N) compatible LVDS encoders
  15   - "renesas,r8a7795-lvds" for R8A7795 (R-Car H3) compatible LVDS encoders
  16   - "renesas,r8a7796-lvds" for R8A7796 (R-Car M3-W) compatible LVDS encoders
  17   - "renesas,r8a77965-lvds" for R8A77965 (R-Car M3-N) compatible LVDS encoders
  18   - "renesas,r8a77970-lvds" for R8A77970 (R-Car V3M) compatible LVDS encoders
  19   - "renesas,r8a77980-lvds" for R8A77980 (R-Car V3H) compatible LVDS encoders
  20   - "renesas,r8a77990-lvds" for R8A77990 (R-Car E3) compatible LVDS encoders
  21   - "renesas,r8a77995-lvds" for R8A77995 (R-Car D3) compatible LVDS encoders
  22
  23 - reg: Base address and length for the memory-mapped registers
  24 - clocks: A list of phandles + clock-specifier pairs, one for each entry in
  25   the clock-names property.
  26 - clock-names: Name of the clocks. This property is model-dependent.
  27   - The functional clock, which mandatory for all models, shall be listed
  28     first, and shall be named "fck".
  29   - On R8A77990, R8A77995 and R8A774C0, the LVDS encoder can use the EXTAL or
  30     DU_DOTCLKINx clocks. Those clocks are optional. When supplied they must be
  31     named "extal" and "dclkin.x" respectively, with "x" being the DU_DOTCLKIN
  32     numerical index.
  33   - When the clocks property only contains the functional clock, the
  34     clock-names property may be omitted.
  35 - resets: A phandle + reset specifier for the module reset
  36
  37 Required nodes:
  38
  39 The LVDS encoder has two video ports. Their connections are modelled using the
  40 OF graph bindings specified in Documentation/devicetree/bindings/graph.txt.
  41
  42 - Video port 0 corresponds to the parallel RGB input
  43 - Video port 1 corresponds to the LVDS output
  44
  45 Each port shall have a single endpoint.
  46
  47
  48 Example:
  49
  50         lvds0: lvds@feb90000 {
  51                 compatible = "renesas,r8a7790-lvds";
  52                 reg = <0 0xfeb90000 0 0x1c>;
  53                 clocks = <&cpg CPG_MOD 726>;
  54                 resets = <&cpg 726>;
  55
  56                 ports {
  57                         #address-cells = <1>;
  58                         #size-cells = <0>;
  59
  60                         port@0 {
  61                                 reg = <0>;
  62                                 lvds0_in: endpoint {
  63                                         remote-endpoint = <&du_out_lvds0>;
  64                                 };
  65                         };
  66                         port@1 {
  67                                 reg = <1>;
  68                                 lvds0_out: endpoint {
  69                                 };
  70                         };
  71                 };
  72         };