add Makefile for sqlite
[platform/upstream/crda.git] / 02-freq_range.sql
1 use regulatory;
2 /* DMN_WORLD */
3 insert into freq_range (start_freq_khz, end_freq_khz, max_bandwidth_khz, modulation_cap) values (2432 * 1000, 2442 * 1000, 20 * 1000, 3);
4
5 /* DMN_FCCA */
6 insert into freq_range (start_freq_khz, end_freq_khz, max_bandwidth_khz, modulation_cap) values (2412 * 1000, 2462 * 1000, 20 * 1000, 3);
7 insert into freq_range (start_freq_khz, end_freq_khz, max_bandwidth_khz, modulation_cap) values (2437 * 1000, 2437 * 1000, 40 * 1000, 3);
8 insert into freq_range (start_freq_khz, end_freq_khz, max_bandwidth_khz, modulation_cap) values (2442 * 1000, 2462 * 1000, 20 * 1000, 3);
9
10 /* DMN_ETSIC */
11 /* first two freq ranges of DMN_FCCA and: */
12 insert into freq_range (start_freq_khz, end_freq_khz, max_bandwidth_khz, modulation_cap) values (2442 * 1000, 2472 * 1000, 20 * 1000, 3);
13
14 /* DMN_MKKA -- 1 freq ranges! */
15 insert into freq_range (start_freq_khz, end_freq_khz, max_bandwidth_khz, modulation_cap) values (2412 * 1000, 2472 * 1000, 20 * 1000, 3);
16 insert into freq_range (start_freq_khz, end_freq_khz, max_bandwidth_khz, modulation_cap) values (2484 * 1000, 2484 * 1000, 20 * 1000, 1);
17
18 /* DMN_DEBUG */
19 insert into freq_range (start_freq_khz, end_freq_khz, max_bandwidth_khz, modulation_cap) values (2412 * 1000, 2732 * 1000, 40 * 1000, 3);
20 /* There's nother 5 GHz debug below */
21
22 /************     5 GHz freq ranges now    ********************/
23
24 /* DMN_APL1 */
25 insert into freq_range (start_freq_khz, end_freq_khz, max_bandwidth_khz, modulation_cap) values (5745 * 1000, 5825 * 1000, 20 * 1000, 2);
26
27 /* DMN_APL2 */
28 insert into freq_range (start_freq_khz, end_freq_khz, max_bandwidth_khz, modulation_cap) values (5745 * 1000, 5805 * 1000, 20 * 1000, 2);
29
30 /* DMN_APL3 */
31 insert into freq_range (start_freq_khz, end_freq_khz, max_bandwidth_khz, modulation_cap) values (5280 * 1000, 5320 * 1000, 20 * 1000, 2);
32 insert into freq_range (start_freq_khz, end_freq_khz, max_bandwidth_khz, modulation_cap) values (5745 * 1000, 5805 * 1000, 20 * 1000, 2);
33
34 /* DMN_APL4 --- DMN_ETSI2 uses only the first frequency range */
35 /* DMN_ETS5 uses the same freq range as DMN_ETSI2 so we can combine these two */
36 insert into freq_range (start_freq_khz, end_freq_khz, max_bandwidth_khz, modulation_cap) values (5180 * 1000, 5240 * 1000, 20 * 1000, 2);
37 insert into freq_range (start_freq_khz, end_freq_khz, max_bandwidth_khz, modulation_cap) values (5745 * 1000, 5825 * 1000, 20 * 1000, 2);
38
39 /* DMN_ETSI1 -- DMN_ETSI3 and DMN_ETSI4 uses the first freq range of DMN_ETSI1 */
40 /* DMN_ETSI4 overlaps with ETSI3 so we deleted it */
41 insert into freq_range (start_freq_khz, end_freq_khz, max_bandwidth_khz, modulation_cap) values (5180 * 1000, 5320 * 1000, 20 * 1000, 2);
42 insert into freq_range (start_freq_khz, end_freq_khz, max_bandwidth_khz, modulation_cap) values (5500 * 1000, 5700 * 1000, 20 * 1000, 2);
43
44 /* DMN_ETSI6 */
45 insert into freq_range (start_freq_khz, end_freq_khz, max_bandwidth_khz, modulation_cap) values (5180 * 1000, 5280 * 1000, 20 * 1000, 2);
46 insert into freq_range (start_freq_khz, end_freq_khz, max_bandwidth_khz, modulation_cap) values (5500 * 1000, 5700 * 1000, 20 * 1000, 2);
47
48 /* DMN_FCC1 */
49 insert into freq_range (start_freq_khz, end_freq_khz, max_bandwidth_khz, modulation_cap) values (5180 * 1000, 5200 * 1000, 20 * 1000, 2);
50 insert into freq_range (start_freq_khz, end_freq_khz, max_bandwidth_khz, modulation_cap) values (5210 * 1000, 5210 * 1000, 40 * 1000, 2);
51 insert into freq_range (start_freq_khz, end_freq_khz, max_bandwidth_khz, modulation_cap) values (5220 * 1000, 5240 * 1000, 20 * 1000, 2);
52 insert into freq_range (start_freq_khz, end_freq_khz, max_bandwidth_khz, modulation_cap) values (5250 * 1000, 5250 * 1000, 40 * 1000, 2);
53 insert into freq_range (start_freq_khz, end_freq_khz, max_bandwidth_khz, modulation_cap) values (5260 * 1000, 5280 * 1000, 20 * 1000, 2);
54 insert into freq_range (start_freq_khz, end_freq_khz, max_bandwidth_khz, modulation_cap) values (5290 * 1000, 5290 * 1000, 40 * 1000, 2);
55 insert into freq_range (start_freq_khz, end_freq_khz, max_bandwidth_khz, modulation_cap) values (5300 * 1000, 5320 * 1000, 20 * 1000, 2);
56 insert into freq_range (start_freq_khz, end_freq_khz, max_bandwidth_khz, modulation_cap) values (5745 * 1000, 5745 * 1000, 20 * 1000, 2);
57 insert into freq_range (start_freq_khz, end_freq_khz, max_bandwidth_khz, modulation_cap) values (5760 * 1000, 5760 * 1000, 40 * 1000, 2);
58 insert into freq_range (start_freq_khz, end_freq_khz, max_bandwidth_khz, modulation_cap) values (5765 * 1000, 5785 * 1000, 20 * 1000, 2);
59 insert into freq_range (start_freq_khz, end_freq_khz, max_bandwidth_khz, modulation_cap) values (5800 * 1000, 5800 * 1000, 40 * 1000, 2);
60 insert into freq_range (start_freq_khz, end_freq_khz, max_bandwidth_khz, modulation_cap) values (5805 * 1000, 5825 * 1000, 20 * 1000, 2);
61
62 /* DMN_FCC2 -- the first freq is from ETSI1 (5180 - 5320), the other one is the second one from DMN_APL4 (5745 - 5825) */
63
64 /* DMN_FCC3 is DMN_FCC1 + the freqs below */
65 insert into freq_range (start_freq_khz, end_freq_khz, max_bandwidth_khz, modulation_cap) values (5500 * 1000, 5700 * 1000, 20 * 1000, 2);
66
67 /* DMN_MKK1 */
68 insert into freq_range (start_freq_khz, end_freq_khz, max_bandwidth_khz, modulation_cap) values (5170 * 1000, 5230 * 1000, 20 * 1000, 2);
69
70 /* DMN_MKK2 is DMN_MKK1 + the freqs below */
71 insert into freq_range (start_freq_khz, end_freq_khz, max_bandwidth_khz, modulation_cap) values (5040 * 1000, 5080 * 1000, 20 * 1000, 2);
72
73 /* DMN_DEBUG */
74 insert into freq_range (start_freq_khz, end_freq_khz, max_bandwidth_khz, modulation_cap) values (5005 * 1000, 6100 * 1000, 40 * 1000, 3);